JAJSSY3 January   2026 TPS544B28

ADVANCE INFORMATION  

  1.   1
  2. 特長
  3. アプリケーション
  4. 説明
  5. デバイスのオプション
  6. ピン構成および機能
  7. 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  8. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  D-CAP4 制御
      2. 7.3.2  内部 VCC LDO と VCC ピンへの外部バイアスの使用
        1. 7.3.2.1 シングル バスからデバイスへの電力供給
        2. 7.3.2.2 分割レール構成によるデバイスへの電力供給
      3. 7.3.3  マルチファンクション選択 (MS1) ピン
      4. 7.3.4  マルチファンクション選択 (MS2) ピン
      5. 7.3.5  アドレス (ADR) ピン
      6. 7.3.6  イネーブル
      7. 7.3.7  ソフト スタート
      8. 7.3.8  パワー グッド
      9. 7.3.9  過電圧および低電圧保護
      10. 7.3.10 出力電圧設定 (外部フィードバック構成)
      11. 7.3.11 リモート センス
      12. 7.3.12 ローサイド MOSFET のゼロ交差センシング
      13. 7.3.13 電流センスと正の過電流保護の各機能
      14. 7.3.14 ローサイド MOSFET 負電流制限
      15. 7.3.15 出力電圧放電
      16. 7.3.16 UVLO 保護
      17. 7.3.17 サーマル シャットダウン
    4. 7.4 デバイスの機能モード
      1. 7.4.1 自動スキップ (PFM) エコモード軽負荷動作
      2. 7.4.2 強制連続導通モード
  9. プログラミング レジスタ
    1. 8.1  OPERATION (アドレス = 1h) [リセット = 00h]
    2. 8.2  ON_OFF_CONFIG (アドレス = 2h) [リセット = XXh]
    3. 8.3  CLEAR_FAULTS (アドレス = 3h) [リセット = 00h]
    4. 8.4  WRITE_PROTECT (アドレス = 10h) [リセット = 00h]
    5. 8.5  STORE_USER_ALL (アドレス = 15h) [リセット = 00h]
    6. 8.6  RESTORE_USER_ALL (アドレス = 16h) [リセット = 00h]
    7. 8.7  CAPABILITY (アドレス = 19h) [リセット = C0h]
    8. 8.8  VOUT_MODE (アドレス = 20h) [リセット = 96h]
    9. 8.9  VOUT_COMMAND (アドレス = 21h) [リセット= 0000h]
    10. 8.10 VOUT_MARGIN_HIGH (アドレス = 25h) [リセット = 0000h]
    11. 8.11 VOUT_MARGIN_LOW (アドレス = 26h) [リセット = 0000h]
    12. 8.12 VOUT_TRANSITION_RATE (アドレス = 27h) [リセット = E81Ah]
    13. 8.13 VOUT_SCALE_LOOP (アドレス = 29h) [リセット = E804h]
    14. 8.14 FREQUENCY_SWITCH (アドレス = 33h) [リセット = 380Xh]
    15. 8.15 VOUT_OV_FAULT_RESPONSE (アドレス = 41h) [リセット = XXh]
    16. 8.16 VOUT_UV_FAULT_RESPONSE (アドレス = 45h) [リセット = XXh]
    17. 8.17 IOUT_OC_FAULT_LIMIT (アドレス = 46h) [リセット = 00XXh]
    18. 8.18 TON_DELAY (アドレス = 60h) [リセット = 000Xh]
    19. 8.19 TON_RISE (アドレス = 61h) [リセット = F80Xh]
    20. 8.20 TOFF_DELAY (アドレス = 64h) [リセット = 000Xh]
    21. 8.21 TOFF_FALL (アドレス = 65h) [リセット = F80Xh]
    22. 8.22 STATUS_BYTE (アドレス = 78h) [リセット = 81h]
    23. 8.23 STATUS_WORD (アドレス = 79h) [リセット = 2800h]
    24. 8.24 STATUS_CML (アドレス = 7Eh) [リセット = 00h]
    25. 8.25 STATUS_MFR_SPECIFIC (アドレス = 80h) [リセット = 00h]
    26. 8.26 READ_VOUT (アドレス = 8Bh) [リセット = 0000h]
    27. 8.27 READ_IOUT (アドレス = 8Ch) [リセット = DXXXh]
    28. 8.28 READ_TEMP1 (アドレス = 8Dh) [リセット = 0XXXh]
    29. 8.29 PMBUS_REVISION (アドレス = 98h) [リセット = 55h]
    30. 8.30 MFR_ID (アドレス = 99h) [リセット = 4954h]
    31. 8.31 MFR_MODEL (アドレス= 9Ah) [リセット = 00284B54h]
    32. 8.32 MFR_REVISION (アドレス = 9Bh) [リセット = X0h]
    33. 8.33 IC_DEVICE_ID (アドレス = ADh) [リセット = 00284B544954h]
    34. 8.34 IC_DEVICE_REV (アドレス = AEh) [リセット = 00h]
    35. 8.35 SYS_CFG_USER1 (アドレス = D1h) [リセット = XXh]
    36. 8.36 PASSKEY (アドレス = D2h) [リセット = X0h]
    37. 8.37 COMP (アドレス = D4h) [リセット = XXh]
    38. 8.38 VBOOT (アドレス = D5h) [リセット = XXh]
    39. 8.39 NVM_CHECKSUM (アドレス = D9h) [リセット = 0000h]
    40. 8.40 FUSION_ID0 (アドレス = FCh) [リセット = 02C0h]
    41. 8.41 FUSION_ID1 (アドレス = FDh) [リセット = 4h]
  10. アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1 出力電圧設定値
        2. 9.2.2.2 スイッチング周波数の選択
        3. 9.2.2.3 インダクタの選択
        4. 9.2.2.4 出力コンデンサの選択
        5. 9.2.2.5 入力コンデンサ (CIN) の選択
        6. 9.2.2.6 VCC バイパス コンデンサ
        7. 9.2.2.7 BOOT コンデンサ
        8. 9.2.2.8 PG プルアップ抵抗
        9. 9.2.2.9 PMBus® アドレスと故障回復モードを選択する
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報
    1. 12.1 テープおよびリール情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ

STATUS_CML (アドレス = 7Eh) [リセット = 00h]

図 8-23 に STATUS_CML を示し、表 8-25 に、その説明を示します。

書き込みトランザクション:書き込みバイト
読み取りトランザクション:読み取りバイト
データ フォーマット:符号なしバイナリ (1 バイト)
NVM バックアップ:なし
更新:オンザフライ STATUS_CML コマンドは、通信、ロジック、およびメモリに関連する内容を含む 1 バイトのデータを返します。PMBus 1.3.1 Part II 仕様セクション 10.2.3 に従い、サポートされているすべてのビットは、(03h) CLEAR_FAULTS によってクリアするか、(02h) ON_OFF_CONFIG にプログラムされたメカニズムで出力をオンにしてクリアするか、あるいは、それぞれの位置にある STATUS_CML レジスタに 1b を書き込むことで個別にクリアできます。

図 8-23 STATUS_CML
76543210
IVCIVDPEC_FAILMEM予約済みOTH非対応
R/W-0hR/W-0hR/W-0hR/W-0hR-0hR/W-0hR-0h
表 8-25 STATUS_CML フィールドの説明
ビットフィールドタイプリセット説明
7IVCR/W0h
  • 0h = 無効またはサポートされていないコマンドが受信されなかったことを示すラッチ フラグ。
  • 1h = 無効またはサポートされていないコマンドが受信されたことを示すラッチ フラグ。
6IVDR/W0h
  • 0h = 無効またはサポートされていないデータが受信されなかったことを示すラッチ フラグ。
  • 1h = 無効またはサポートされていないデータが受信されたことを示すラッチ フラグ。
5PEC_FAILR/W0h
  • 0h = パケット エラー チェックが失敗していないことを示すラッチ フラグ。
  • 1h = パケット エラー チェックに失敗したことを示すラッチ フラグ。
4MEMR/W0h内部的には、次のいずれかが故障の原因となっている可能性があります。STORE_USER_ALL 中 / 後のパリティ チェックに失敗。リセット RESTORE (ブート アップ時の EEPROM 復元) 中に、EEPROM の内容とレジスタの内容が一致しない場合、またはパリティ チェックに失敗した場合。ユーザーが RESTORE_USER_ALL コマンドを実行した際に、パリティ チェックに不合格となった場合。NVM プログラミング シーケンス中の故障。このビットは、基になる問題が解決されてメモリが更新されるまで、どのクリア メカニズムでもクリアすることはできません。
  • 0h= メモリ エラーが検出されなかったことを示すラッチ フラグ。
  • 1h = メモリ エラーが検出されたことを示すラッチ フラグ。
3:2予約済みR0h
1OTHR/W0h
  • 0h = 通信エラーが検出されなかったことを示すラッチ フラグ。
  • 1h = 通信エラーが検出されたことを示すラッチ フラグ。
0非対応R0hサポートされず、常に 0 に設定されます。