JADS109 March   2026 TXE8124

PRODUCTION DATA  

1.   1
2. 1 特長
3. 2 アプリケーション
4. 3 説明
5. 4 ピン構成および機能
6. 5 仕様
   1. 5.1 絶対最大定格
   2. 5.2 ESD 定格
   3. 5.3 推奨動作条件
   4. 5.4 熱に関する情報
   5. 5.5 電気的特性
   6. 5.6 タイミング要件
   7. 5.7 SPI バスのタイミング要件
   8. 5.8 スイッチング特性
7. 6 パラメータ測定情報
8. 7 詳細説明
   1. 7.1 概要
   2. 7.2 機能ブロック図
   3. 7.3 機能説明
      1. 7.3.1 I/O ポート
      2. 7.3.2 割り込み出力 (INT)
      3. 7.3.3 リセット入力 (RESET)
      4. 7.3.4 バス ホールド
      5. 7.3.5 フェイルセーフ モード
      6. 7.3.6 ソフトウェア リセット呼び出し
      7. 7.3.7 デイジー チェーン
      8. 7.3.8 マルチ ポート
      9. 7.3.9 機能レジスタのマッピング
   4. 7.4 デバイスの機能モード
      1. 7.4.1 パワーオン リセット
   5. 7.5 プログラミング
      1. 7.5.1 SPI インターフェイス
      2. 7.5.2 SPI データ形式
      3. 7.5.3 バースト モード
      4. 7.5.4 SPI 書き込み
      5. 7.5.5 SPI 読み取り
      6. 7.5.6 SPI デイジー チェーン
   6. 7.6 TXE8124 のレジスタ
9. 8 アプリケーションと実装
   1. 8.1 アプリケーション情報
   2. 8.2 代表的なアプリケーション
   3. 8.3 電源に関する推奨事項
      1. 8.3.1 パワーオン リセットの要件
   4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
11. 10改訂履歴
12. 11メカニカル、パッケージ、および注文情報

TXE8124 24 ビット割り込み出力、リセット入力、および I/O 構成レジスタを備えた SPI バス I/O エクスパンダ

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

最新の英語版をダウンロード