JAJSIQ6C June   2020  – February 2021 UCC21540-Q1

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 デバイス比較表
  6. 6 ピン構成および機能
    1.     UCC21540-Q1 のピン機能
  7. 7 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  推奨動作条件
    4. 7.4  熱に関する情報
    5. 7.5  電力定格
    6. 7.6  絶縁仕様
    7. 7.7  安全関連認証
    8. 7.8  安全限界値
    9. 7.9  電気的特性
    10. 7.10 スイッチング特性
    11. 7.11 絶縁特性曲線
    12. 7.12 代表的特性
  8. 8 パラメータ測定情報
    1. 8.1 最小パルス
    2. 8.2 伝搬遅延とパルス幅歪み
    3. 8.3 立ち上がりおよび立ち下がり時間
    4. 8.4 入力とディスエーブルの応答時間
    5. 8.5 プログラム可能なデッド・タイム
    6. 8.6 電源オン時の UVLO 出力遅延
    7. 8.7 CMTI テスト
  9. 9 詳細説明
    1. 9.1 概要
    2. 9.2 機能ブロック図
    3. 9.3 機能説明
      1. 9.3.1 VDD、VCCI、低電圧誤動作防止 (UVLO)
      2. 9.3.2 入力および出力論理表
      3. 9.3.3 入力段
      4. 9.3.4 出力段
      5. 9.3.5 UCC21540-Q1 のダイオード構造
    4. 9.4 デバイスの機能モード
      1. 9.4.1 ディスエーブル・ピン
      2. 9.4.2 プログラマブル・デッド・タイム (DT) ピン
        1. 9.4.2.1 DT ピンを VCCI に接続
        2. 9.4.2.2 DT ピンと GND ピンの間に設定抵抗を接続
  10. 10アプリケーションと実装
    1. 10.1 アプリケーション情報
    2. 10.2 代表的なアプリケーション
      1. 10.2.1 設計要件
      2. 10.2.2 詳細な設計手順
        1. 10.2.2.1 INA/INB 入力フィルタの設計
        2. 10.2.2.2 デッド・タイム抵抗およびコンデンサの選択
        3. 10.2.2.3 外部ブートストラップ・ダイオードとその直列抵抗の選択
        4. 10.2.2.4 ゲート・ドライバの出力抵抗
        5. 10.2.2.5 ゲート - ソース間抵抗の選択
        6. 10.2.2.6 ゲート・ドライバの電力損失の推定
        7. 10.2.2.7 接合部温度の推定
        8. 10.2.2.8 VCCI、VDDA/B コンデンサの選択
          1. 10.2.2.8.1 VCCI コンデンサの選択
          2. 10.2.2.8.2 VDDA (ブートストラップ) コンデンサの選択
          3. 10.2.2.8.3 VDDB コンデンサの選択
        9. 10.2.2.9 出力段の負バイアスを使う応用回路
      3. 10.2.3 アプリケーション曲線
  11. 11電源に関する推奨事項
  12. 12レイアウト
    1. 12.1 レイアウトのガイドライン
      1. 12.1.1 部品の配置に関する注意事項
      2. 12.1.2 接地に関する注意事項
      3. 12.1.3 高電圧に関する注意事項
      4. 12.1.4 熱に関する注意事項
    2. 12.2 レイアウト例
  13. 13デバイスおよびドキュメントのサポート
    1. 13.1 ドキュメントのサポート
      1. 13.1.1 関連資料
    2. 13.2 ドキュメントの更新通知を受け取る方法
    3. 13.3 サポート・リソース
    4. 13.4 商標
    5. 13.5 静電気放電に関する注意事項
    6. 13.6 用語集
  14. 14メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

9.4.2.2 DT ピンと GND ピンの間に設定抵抗を接続

DT ピンと GND の間に抵抗 RDT を配置することで、tDT を設定します。ノイズ耐性を向上させるため、DT ピンに近接して配置した 2.2nF 以上のセラミック・コンデンサでこのピンをバイパスすることを推奨します。適切な RDT 値は以下のように求められます。

Equation1. GUID-2147A456-CE11-436F-A311-C91A61F9ACCD-low.gif

ここで

  • tDT は設定されるデッド・タイム (ns) です。
  • RDT は DT ピンと GND の間の抵抗の値 (kΩ) です。

DT ピンの定常状態の電圧は約 0.8V です。RDT はこのピンに流れる微小電流を設定し、それによってデッド・タイムが設定されます。RDT の値が増加するにつれて、DT ピンから流れ出す電流は減少します。RDT = 100kΩ の場合、DT ピンの電流は 10µA 未満です。より大きい RDT 値を使う場合、ノイズ耐性を高めかつ両チャネル間のデッド・タイム・マッチングを向上させるため、DT ピンにできるだけ近づけて RDT とセラミック・コンデンサ (2.2nF 以上) を配置することを推奨します。

片方の入力信号の立ち下がりエッジにより、他方の信号の設定済みデッド・タイムが開始されます。設定済みデッド・タイムとは、ドライバが両方の出力を強制的に LOW に保持する最小期間です。設定された最小値よりも長いデッド・タイムが INA および INB 信号に含まれる場合、出力は設定済みデッド・タイムよりも長い間 LOW に保持されることがあります。両方の入力が同時に HIGH になった場合、両方の出力は即座に LOW に設定されます。この機能は、ハーフブリッジ・アプリケーションでの貫通電流を防止するために使用され、通常動作時は設定済みデッド・タイムの影響を受けません。「入力信号と入出力ロジックの関係」に、ドライバのデッド・タイム・ロジックの各種動作条件を図示および説明します。

GUID-51EA1E4A-E694-40FB-B9C9-ED5EDF646234-low.gif図 9-4 入力信号と入出力ロジックの関係

条件 A：INB が LOW、INA が HIGH に遷移します。INB は即座に OUTB を LOW に設定し、設定済みデッド・タイムが OUTA に割り当てられます。設定済みデッド・タイムの後、OUTA は HIGH に遷移できます。

条件 B：INB が HIGH、INA が LOW に遷移します。今度は INA は即座に OUTA を LOW に設定し、設定済みデッド・タイムが OUTB に割り当てられます。設定済みデッド・タイムの後、OUTB は HIGH に遷移できます。

条件 C：INB が LOW に遷移しますが、INA はまだ LOW のままです。INB は即座に OUTB を LOW に設定し、設定済みデッド・タイムが OUTA に割り当てられます。この例では、入力信号のデッド・タイムは設定済みデッド・タイムよりも長くなっています。入力信号のデッド・タイムが経過した後、INA が HIGH に遷移すると、OUTA は即座に HIGH に設定されます。

条件 D：INA が LOW になりますが、INB はまだ LOW のままです。INA は即座に OUTA を LOW に設定し、設定済みデッド・タイムが OUTB に割り当てられます。この例では、入力信号のデッド・タイムは設定済みデッド・タイムよりも長くなっています。入力信号のデッド・タイムが経過した後、INB が HIGH に遷移すると、OUTB は即座に HIGH に設定されます。

条件 E：INB と OUTB がまだ HIGH のうちに、INA が HIGH に遷移します。オーバーシュートを防止するため、OUTB は即座に LOW に駆動されます。その後 OUTB は LOW に遷移し、設定済みデッド・タイムが OUTA に割り当てられます。OUTB はすでに LOW になっているため、設定済みデッド・タイムの後、OUTA は HIGH に遷移できます。

条件 F：INA と OUTA がまだ HIGH のうちに、INB が HIGH に遷移します。オーバーシュートを防止するため、OUTA は即座に LOW に駆動されます。その後 OUTA は LOW に遷移し、設定済みデッド・タイムが OUTB に割り当てられます。OUTA はすでに LOW になっているため、設定済みデッド・タイムの後、OUTB は HIGH に遷移できます。