JAJSOI4B May   2023  – January 2024 UCC21551

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. ピン構成および機能
  6. 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電力定格
    6. 5.6  絶縁仕様
    7. 5.7  安全限界値
    8. 5.8  電気的特性
    9. 5.9  スイッチング特性
    10. 5.10 絶縁特性曲線
    11. 5.11 代表的特性
  7. パラメータ測定情報
    1. 6.1 伝搬遅延とパルス幅歪み
    2. 6.2 立ち上がりおよび立ち下がり時間
    3. 6.3 入力とイネーブルの応答時間
    4. 6.4 プログラム可能なデッド・タイム
    5. 6.5 電源オン時の UVLO 出力遅延
    6. 6.6 CMTI テスト
  8. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 VDD、VCCI、低電圧誤動作防止 (UVLO)
      2. 7.3.2 入力および出力論理表
      3. 7.3.3 入力段
      4. 7.3.4 出力段
      5. 7.3.5 UCC21551x のダイオード構造
    4. 7.4 デバイスの機能モード
      1. 7.4.1 イネーブル・ピン
      2. 7.4.2 プログラム可能なデッド・タイム (DT) ピン
        1. 7.4.2.1 DT ピンを VCC に接続
        2. 7.4.2.2 DT ピンと GND ピンとの間の設定抵抗に接続される DT ピン
  9. アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 INA/INB 入力フィルタの設計
        2. 8.2.2.2 外部ブートストラップ・ダイオードとその直列抵抗の選択
        3. 8.2.2.3 ゲート・ドライバの出力抵抗
        4. 8.2.2.4 ゲート - ソース間抵抗の選択
        5. 8.2.2.5 ゲート・ドライバの電力損失の推定
        6. 8.2.2.6 推定接合部温度
        7. 8.2.2.7 VCCI、VDDA/B コンデンサの選択
          1. 8.2.2.7.1 VCCI コンデンサの選択
          2. 8.2.2.7.2 VDDA (ブートストラップ) コンデンサの選択
          3. 8.2.2.7.3 VDDB コンデンサの選択
        8. 8.2.2.8 デッド・タイム設定の指針
        9. 8.2.2.9 出力段の負バイアスを使う応用回路
      3. 8.2.3 アプリケーション曲線
  10. 電源に関する推奨事項
  11. 10レイアウト
    1. 10.1 レイアウトのガイドライン
    2. 10.2 レイアウト例
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 デバイスのサポート
      1. 11.1.1 サード・パーティ製品に関する免責事項
    2. 11.2 ドキュメントのサポート
      1. 11.2.1 関連資料
    3. 11.3 認定
    4. 11.4 ドキュメントの更新通知を受け取る方法
    5. 11.5 サポート・リソース
    6. 11.6 商標
    7. 11.7 静電気放電に関する注意事項
    8. 11.8 用語集
  13. 12改訂履歴
  14. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

レイアウトのガイドライン

UCC21551x の性能を適切に引き出すには、PCB レイアウトに細心の注意を払う必要があります。以下にその要点を示します。

部品の配置:

  • 外付けパワー・トランジスタをターンオンさせる際の大きなピーク電流に対応するため、VCCI ピンと GND ピンの間と VDD ピンと VSS ピンの間に低 ESR かつ低 ESL のコンデンサを本デバイスに近接して接続する必要があります。
  • スイッチ・ノード VSSA (HS) ピンでの大きな負の過渡を防止するため、上側トランジスタのソースと下側トランジスタのソースとの間の寄生インダクタンスを最小限に抑える必要があります。
  • デッド・タイム設定抵抗 (RDT) とそのバイパス・コンデンサは、UCC21551x の DT ピンの近くに配置することを推奨します。
  • 離れた場所にあるマイクロコントローラに接続する場合、EN ピンの近くに配置した約 1nF の低 ESR/ESL コンデンサ (CEN) を使ってバイパスすることを推奨します。

接地に関する注意事項:

  • トランジスタのゲートを充放電する大きなピーク電流を、最小限の物理的面積内にとどめることは不可欠です。そうすることで、ループのインダクタンスが小さくなり、トランジスタのゲート端子のノイズが最小限に抑えられます。ゲート・ドライバは、トランジスタのできるだけ近くに配置する必要があります。
  • ブートストラップ・コンデンサ、ブートストラップ・ダイオード、VSSB に対するローカル・バイパス・コンデンサ、ローサイド・トランジスタのボディ / 逆並列ダイオードを含む大電流経路に注意を払います。ブートストラップ・コンデンサは、VDD バイパス・コンデンサによってブートストラップ・ダイオードを通してサイクルごとに再充電されます。この再充電は短い時間間隔で行われ、大きなピーク電流を必要とします。回路基板上のループの長さと面積を最小化することは、動作の信頼性を確保する上で重要です。

高電圧に関する注意事項:

  • 1 次側と 2 次側の間の絶縁性能を確保するため、ドライバ・デバイスの下には PCB パターンも銅箔も配置しないようにします。UCC21551x の絶縁性能を低下させるおそれがある汚染を防止するため、PCB カットアウトを推奨します。
  • チャネル A とチャネル B のドライバが最大 1500VDC の DC リンク電圧で動作できるハーフ・ブリッジまたはハイサイド / ローサイド構成の場合、ハイサイド PCB トレースとローサイド PCB トレースの間の PCB レイアウトの沿面距離ができるだけ長くなるようにします。

熱に関する注意事項:

  • 駆動電圧が高い、負荷が重い、スイッチング周波数が高い、のいずれかの場合、UCC21551x は大きな電力を消費する可能性があります (詳細についてはセクション 8.2.2.5 を参照)。適切な PCB レイアウトは、デバイスから PCB に熱を放散し、接合部から基板への熱インピーダンス (θJB) を最小化するのに役立ちます。
  • VDDA、VDDB、VSSA、VSSB ピンに接続する PCB 銅箔の面積を増やし、VSSA、VSSB との接続を優先して最大化することを推奨します (図 10-2図 10-3 を参照)。しかし、上述の高電圧 PCB に関する注意事項は守る必要があります。
  • システムに複数の層が存在する場合、VDDA、VDDB、VSSA、VSSB ピンを内部グランドまたは電源プレーンに適切なサイズの複数のビアで接続することも推奨します。ただし、異なる高電圧プレーンのパターン / 銅箔が重なることがないように注意します。