JAJSC34B
March 2012 – December 2023
UCC28070A
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
概要
4
Pin Configuration and Functions
4.1
Pin Functions
5
Specifications
5.1
Absolute Maximum Ratings
5.2
ESD Ratings
5.3
Recommended Operating Conditions
5.4
Thermal Information
5.5
Electrical Characteristics
5.6
Typical Characteristics
6
Detailed Description
6.1
Overview
6.2
Functional Block Diagram
6.3
Feature Description
6.3.1
Interleaving
6.3.2
Programming the PWM Frequency and Maximum Duty-Cycle Clamp
6.3.3
Frequency Dithering (Magnitude and Rate)
6.3.4
External Clock Synchronization
6.3.5
Multi-phase Operation
6.3.6
VSENSE and VINAC Resistor Configuration
6.3.7
VSENSE and VINAC Open-Circuit Protection
6.3.8
Current Synthesizer
6.3.9
Programmable Peak Current Limit
6.3.10
Linear Multiplier and Quantized Voltage Feed Forward
6.3.11
Enhanced Transient Response (VA Slew-Rate Correction)
6.3.12
Voltage Biasing (VCC and VVREF)
6.3.13
PFC Enable and Disable
6.3.14
Adaptive Soft Start
6.3.15
PFC Start-Up Hold Off
6.3.16
Output Overvoltage Protection (OVP)
6.3.17
Zero-Power Detection
6.3.18
Thermal Shutdown
6.3.19
Current Loop Compensation
6.3.20
Voltage Loop Compensation
6.4
Device Functional Modes
7
Application and Implementation
7.1
Application Information
7.2
Typical Application
7.2.1
Design Requirements
7.2.2
Detailed Design Procedure
7.2.2.1
Output Current Calculation
7.2.2.2
Bridge Rectifier
7.2.2.3
PFC Inductor (L1 and L2)
7.2.2.4
PFC MOSFETs (M1 and M2)
7.2.2.5
PFC Diode
7.2.2.6
PFC Output Capacitor
7.2.2.7
Current-Loop Feedback Configuration (Sizing of the Current-Transformer Turns-Ratio and Sense Resistor (RS))
7.2.2.8
Current-Sense Offset and PWM Ramp for Improved Noise Immunity
7.2.3
Application Curves
7.3
Power Supply Recommendations
7.4
Layout
7.4.1
Layout Guidelines
7.4.2
Layout Example
8
Device and Documentation Support
8.1
Documentation Support
8.1.1
Related Documentation
8.2
Community Resources
8.3
Trademarks
9
Revision History
10
Mechanical, Packaging, and Orderable Information
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
PW|20
MPDS362A
サーマルパッド・メカニカル・データ
PW|20
QFND419A
発注情報
jajsc34b_oa
jajsc34b_pm
1
特長
独自の電流マッチングを用いたインターリーブ動作で平均電流モードの PWM 制御
高度な電流シンセサイザを用いた電流検出による高効率の実現
内部で段階的に補正される Vff 補正回路を用いた広い直線性を持つ乗算器によりほぼ 1 の PF を実現
プログラム可能な周波数範囲の拡張
(10kHz~300kHz)
プログラム可能な最大デューティサイクル クランプ
プログラム可能な周波数のディザリング レートと振幅により EMI 低減を改善
振幅、大きさ:3kHz~30kHz
レート:最高 30kHz
外部クロック同期機能
電圧アンプの出力電流のスルーレート補正により負荷とラインの過渡応答を強化
ピーク電流制限をプログラム可能
バイアス電源の UVLO、過電圧保護、開
ループ検出、PFC イネーブルのモニタリング
PFC ディスエーブルの外部インターフェイス
VSENSE ピンおよび
VINAC ピンのオープン回路保護
プログラマブル ソフト スタート