JADU006B November   2025  – April 2026

 

  1.   1
  2.   説明
  3.   設計を開始
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1評価基板の概要
    1. 1.1 はじめに
    2. 1.2 キットの内容
    3. 1.3 EVM の仕様
    4. 1.4 製品情報
  8. 2ハードウェア
    1. 2.1 アナログ入力
    2. 2.2 ADC の接続とデカップリング
    3. 2.3 デジタル インターフェイス
    4. 2.4 電源
    5. 2.5 電圧リファレンス
    6. 2.6 クロック処理
    7. 2.7 ADS125P08 評価基板を外部コントローラで使用する場合
  9. 3ソフトウェア
    1. 3.1 ソフトウェアの説明
    2. 3.2 ADS125P08 GUI のインストール
  10. 4実装結果
    1. 4.1 ハードウェア接続
    2. 4.2 GUI 動作
      1. 4.2.1 ADC キャプチャ設定とシーケンサ構成
      2. 4.2.2 時間ドメイン表示
      3. 4.2.3 周波数ドメイン表示
      4. 4.2.4 ヒストグラム表示
      5. 4.2.5 評価基板レジスタ設定
  11. 5ハードウェア設計ファイル
    1. 5.1 回路図
    2. 5.2 PCB のレイアウト
    3. 5.3 部品表 (BOM)
  12. 6追加情報
    1. 6.1 商標
  13. 7改訂履歴

4.2.4 ヒストグラム表示

ノイズは ADC 分解能の低下につながり、図 4-12 に示すヒストグラム ツールを使用して有効分解能を推定できます。有効分解能は、dc 信号を測定するときに ADC に接続される各種ソースからのノイズに起因する ADC 分解能損失のビット数を示します。入力駆動回路、リファレンス駆動回路、ADC 電源、ADC などのソースから ADC 出力へのノイズ結合の累積的な影響は、特定のチャネルに印加される dc 入力を複数回変換することで得られる ADC 出力コード ヒストグラムの標準偏差に反映されます。

ADS125P08EVM-PDK ADS125P08 EVM GUI ヒストグラム表示ページ図 4-12 ADS125P08 EVM GUI ヒストグラム表示ページ