JADU060F May   2022  – August 2026

 

  1.   1
  2.   説明
  3.   特長
  4.   4
  5. 1評価基板の概要
    1. 1.1 概要
    2. 1.2 キットの内容
  6. 2ハードウェア
    1. 2.1 システムの説明
      1. 2.1.1 主な特長
        1. 2.1.1.1 温度コンプライアンス
        2. 2.1.1.2 プロセッサ
        3. 2.1.1.3 電源
        4. 2.1.1.4 メモリ
        5. 2.1.1.5 JTAG / エミュレータ
        6. 2.1.1.6 サポートされるインターフェイスおよびペリフェラル
        7. 2.1.1.7 アプリケーション固有のアドオン基板に対応するための拡張コネクタおよびヘッダ
      2. 2.1.2 機能ブロック図 (SK-AM62 および SK-AM62B)
      3. 2.1.3 機能ブロック図 (SK-AM62-P1 および SK-AM62B-P1)
      4. 2.1.4 AM62x SKEVM のインターフェイス マッピング
      5. 2.1.5 電源オン / オフの手順
        1. 2.1.5.1 電源オンの手順
        2. 2.1.5.2 電源オフの手順
        3. 2.1.5.3 電力テスト ポイント
        4. 2.1.5.4 電源インジケータ LED
      6. 2.1.6 ペリフェラルと主要コンポーネントの概要
        1. 2.1.6.1  クロック処理
          1. 2.1.6.1.1 ペリフェラル リファレンス クロック
        2. 2.1.6.2  リセット
        3. 2.1.6.3  OLDI ディスプレイ インターフェイス
        4. 2.1.6.4  CSI
        5. 2.1.6.5  オーディオ コーデック インターフェイス
        6. 2.1.6.6  HDMI ディスプレイ インターフェイス
        7. 2.1.6.7  JTAG インターフェイス
        8. 2.1.6.8  テスト オートメーション ヘッダー
        9. 2.1.6.9  UART インターフェイス
        10. 2.1.6.10 USB インターフェイス
          1. 2.1.6.10.1 USB 2.0 タイプ A インターフェイス
          2. 2.1.6.10.2 USB 2.0 Type C インターフェイス
        11. 2.1.6.11 メモリ インターフェイス
          1. 2.1.6.11.1 DDR4 インターフェイス
          2. 2.1.6.11.2 OSPI
          3. 2.1.6.11.3 MMC インターフェイス
            1. 2.1.6.11.3.1 MMC0 - eMMC インターフェイス
            2. 2.1.6.11.3.2 MMC1 — マイクロ SD インターフェイス
            3. 2.1.6.11.3.3 MMC2 — Wi-Fi インターフェイス
          4. 2.1.6.11.4 EEPROM
        12. 2.1.6.12 イーサネット インターフェイス
          1. 2.1.6.12.1 CPSW イーサネット PHY 2 のデフォルト構成
          2. 2.1.6.12.2 CPSW イーサネット PHY 1 のデフォルト構成
        13. 2.1.6.13 GPIO ポート エクスパンダ
        14. 2.1.6.14 GPIO へのマッピング
        15. 2.1.6.15 電源
          1. 2.1.6.15.1 電源要件
          2. 2.1.6.15.2 電源入力
          3. 2.1.6.15.3 電源
          4. 2.1.6.15.4 電源シーケンス
          5. 2.1.6.15.5 AM62x SoC 電源
          6. 2.1.6.15.6 電流監視
        16. 2.1.6.16 AM62x SKEVM のユーザー設定および構成
          1. 2.1.6.16.1 評価基板 DIP スイッチ
          2. 2.1.6.16.2 ブート モード
          3. 2.1.6.16.3 ユーザー テスト LED
        17. 2.1.6.17 拡張ヘッダ
          1. 2.1.6.17.1 PRU コネクタ
          2. 2.1.6.17.2 ユーザー拡張コネクタ
          3. 2.1.6.17.3 MCU コネクタ
        18. 2.1.6.18 割り込み
        19. 2.1.6.19 I2C アドレス マッピング
  7. 3追加情報
    1. 3.1 評価基板のリビジョンおよびアセンブリ バリエーション
    2. 3.2 既知の問題と修正
      1. 3.2.1  問題 1 - E1 で HDMI/DSS の色表示が正しくない
      2. 3.2.2  問題 2 - E1 上の J9 と J10 のヘッダー位置
      3. 3.2.3  問題 3 - E1 で USB ブートが対象外
      4. 3.2.4  問題 4 - OLDI コネクタの向きとピン配置
      5. 3.2.5  問題 5 — E2 評価基板で Bluetooth が対象外
      6. 3.2.6  問題 6 - イーサネット PHY CLK スキューのデフォルト ストラップの変更
      7. 3.2.7  問題 7 — TEST_POWERDOWN の変更
      8. 3.2.8  問題 8 — MMC1_SDCD のスプリアス割り込み
      9. 3.2.9  問題 9 - PD コントローラの I2C2 IRQ がピン配置されていない
      10. 3.2.10 問題 10 — INA 電流モニタ アドレスの変更
      11. 3.2.11 問題 11 - テスト オートメーション I2C バッファの変更
      12. 3.2.12 問題 12 - ODLI ディスプレイのタッチ不具合
      13. 3.2.13 問題 13 — 部分 IO LPM が機能しない
    3. 3.3 商標
    4.     87
  8. 4準拠および認証
    1. 4.1 EMC、EMI、ESD への準拠
    2.     規制準拠
  9. 5参考資料
  10. 6改訂履歴
2.1.6.11.2 OSPI

AM62x SKEVM 基板は、AM62x SoC の OSPI0 インターフェイスに接続された 512Mbit OSPI メモリ デバイス (Cypress 型番：S28HS512TGABHM010) を搭載しています。OSPI はシングル データ レートとダブル データ レートに対応しており、メモリ速度は最大で SDR が 200MBps、DDR が 400MBps (クロック速度 200MHz) です。

OSPI および QSPI の実装：DATA[7:0]、DQS、INT#、CLK の各信号には 0Ω の抵抗が搭載されています。バスがフローティングになるのを防ぐため、DATA[7:0] には外部プルアップ抵抗を実装できるフットプリントが用意されています。OSPI メモリのフットプリントでは、QSPI メモリまたは OSPI メモリを取り付けることもできます。QSPI フラッシュを実装する場合は、OSPI_DATA[4:7] ピンに配置された 0Ω の直列抵抗を取り外します。

リセット：OSPI フラッシュのリセットは、AM62x の RESETSTATz と SoC GPIO の GPIO_OSPI_RSTn 信号を論理積する回路に接続されています。これは、ウォームおよびコールド リセットのリセット信号に適用されます。デフォルトのアクティブ状態を設定するために、SoC ピンからの GPIO_OSPI_RSTn にプルアップ抵抗が実装されています。

電源：OSPI フラッシュは 1.8V IO 電源から電力を供給されます。1.8V 電源は、OSPI フラッシュ メモリの VCC ピンと VCCQ ピンに供給されます。

SoC の OSPI は、SoC の VDDSHV1 電源グループから電力を供給され、1.8V IO 電源に接続されています。

SK-AM62, SK-AM62B, SK-AM62B-P1