JADU181C October   2019  – August 2026

 

  1.   1
  2.   説明
  3.   特長
  4.   4
  5. 1EVM の概要
    1. 1.1 注意および警告
    2. 1.2 概要
    3. 1.3 キットの内容
    4. 1.4 仕様
    5. 1.5 製品情報
  6. 2ハードウェア
    1. 2.1 推奨テスト環境
    2. 2.2 必要なハードウェア
    3. 2.3 ハードウェア設定
      1. 2.3.1 AFE79xx 評価基板と TSW14J58 評価基板の接続
      2. 2.3.2 電源設定
  7. 3ソフトウェア
    1. 3.1 必要なソフトウェア
      1. 3.1.1 ソフトウェアのインストール手順
    2. 3.2 Latte の概要
      1. 3.2.1 Latte ユーザー インターフェイス
      2. 3.2.2 便利な Latte ショートカット
  8. 4実装結果
    1. 4.1 AFE79xxEVM 構成
      1. 4.1.1 Latte をボードに接続
      2. 4.1.2 ライブラリをコンパイル
      3. 4.1.3 AFE79xx 評価基板をプログラム
      4. 4.1.4 TXDAC 評価
      5. 4.1.5 RXADC と FBADC の評価
    2. 4.2 AFE79xxEVM の構成の変更
      1. 4.2.1 データ コンバータのクロック設定
      2. 4.2.2 データ レートと JESD パラメータ
      3. 4.2.3 NCO を変更する手順
      4. 4.2.4 DSA を変更する手順
  9. 5ハードウェア設計ファイル
    1. 5.1 回路図
    2. 5.2 PCB のレイアウト
    3. 5.3 部品表 (BOM)
  10. 6追加情報
    1. 6.1 ステータス チェックおよびトラブルシューティングのガイドライン
      1. 6.1.1 AFE79xx 評価基板ステータス インジケータ
      2. 6.1.2 TSW14J58EVM ステータス インジケータ
    2.     商標
  11. 7改訂履歴

特長

  • オンボードの FPGA メザニン カード (FMC) コネクタ
  • 完全なパワー マネージメント回路を搭載しています
  • リファレンス クロックと SYSREF を供給するオンボード クロック ジェネレータ
  • 内蔵 PLL/VCO により DAC/ADC クロックを生成
  • 外部 CLK (オプション) による DAC または ADC レート生成
  • SerDes データ インターフェイス:
    • JESD204B、JESD204C に準拠
    • 8 つの SerDes トランシーバ (最大 29.5Gbps)
    • 8b/10b および 64b/66b エンコード
    • 12 ビット、16 ビット、24 ビット、32 ビットの分解能
    • サブクラス 1 のマルチデバイス同期