設計目標

設計の説明

この回路は、アナログ ゲイン段のスルー レートを制御します。この回路は対称型スルー レートのアプリケーション用に設計されています。目的のスルー レートは、スルー レート制限回路を実装するために選択するオペアンプのスルー レートよりも低くする必要があります。

デザイン ノート

1. ゲイン段のオペアンプおよびスルー レート制限用オペアンプの両方について、安定性をチェックする必要があります。
2. C₁ の充放電に必要な電流と、U₂ から出力される負荷電流との和によって、U₂ の電圧スイングが制限されないことを確認してください。

設計手順

1. スルー レートを設定し、帰還コンデンサ C₁ の標準値を選択します。
   ${\mathrm{C}}_1=470\mathrm{nF}$
   $\mathrm{SR}=20\frac{\mathrm{V}}{\mathrm{s}}$
2. R₂ の値を選択し、目的のスルー レートに必要なコンデンサ電流を設定します。
   $\mathrm{SR}=\frac{{\mathrm{I}}_{{\mathrm{C}}_1}}{{\mathrm{C}}_1}$
   $20\frac{\mathrm{V}}{\mathrm{s}}=\frac{{\mathrm{I}}_{{\mathrm{C}}_1}}{470\mathrm{nF}}\text{ where }{\mathrm{I}}_{{\mathrm{C}}_1}=9.4\mathrm{\mu A}$
   $\text{ Gain stage op amp }{\mathrm{V}}_{\mathrm{sat}}=\pm 14.995\text{ (typical)}$
   ${\mathrm{I}}_{{\mathrm{C}}_1}=\frac{{\mathrm{V}}_{\mathrm{sat}}}{{\mathrm{R}}_2}$
   $9.4\mathrm{\mu A}=\frac{14.995\mathrm{V}}{{\mathrm{R}}_2}\text{, so }{\mathrm{R}}_2=1.595\mathrm{M\Omega }\approx 1.6\mathrm{M\Omega }\text{ (Standard Value)}$
3. 安定性のため、帰還回路を補償します。R₁ は、1/β 回路に極を追加します。この極は、1/β曲線が、オープン ループ ゲイン曲線(この例では200Hz)と交差する1ディケード前で水平となるよう配置する必要があります。
   ${\mathrm{f}}_{\mathrm{p}}=\frac{1}{2\mathrm{\pi }\times {\mathrm{R}}_1\times {\mathrm{C}}_1}=200\mathrm{Hz}$
   $200\mathrm{Hz}=\frac{1}{2\mathrm{\pi }\times {\mathrm{R}}_1\times 470\mathrm{nF}}\text{, so }{\mathrm{R}}_1=1.693\mathrm{k\Omega }\approx 1.69\mathrm{k\Omega }\text{ (Standard Value)}$

設計シミュレーション

過渡シミュレーション結果

AC シミュレーション結果

設計の参照資料

テキサス・インスツルメンツ、スルーレート リミッタのシミュレーション、SPICE 回路シミュレーション ファイル

テキサス・インスツルメンツ、単一オペアンプ スルーレート リミッタ、リファレンス デザイン

設計に使用されているオペアンプ

設計の代替オペアンプ