JAJAA47 October 2025 TPLD1202 , TPLD1202-Q1

TPLD インシステム開発

TPLD™ デバイスは、一時的または恒久的に構成を行うために、シリアルペリフェラルインターフェース (SPI) またはインターインテグレーテッドサーキット (I2C) インターフェースを必要とします。さらに、TPLD801 および TPLD1201 デバイスは汎用入力 (GPI) ラインも必要とするため、構成には合計で 5 本の汎用入出力 (GPIO) ピン (IO5、IO4、IO2、IO1、および GPI) を使用する必要があります。場合によっては、特定のプロジェクトの開発段階において、ユーザーが TPLD デバイスを自分のシステム内に直接組み込むことを好む場合があります。

汎用入出力 (GPIO) の数が限られているため、システム内で GPIO として使用されるラインを一時的なプログラミングにも使用できるよう、トライステートバッファをこれらのラインに接続することで、SPI を用いたデバイスの一時的なプログラム方法を実現することが可能です。この方法により、TPLD の機能を更新する際にプログラミングラインを使用する場合、ライン間にアイソレーションを確保することができます。図 1 に、この概念を示します。

図 1 TPLD インシステム開発ブロック図

試作機のテスト

図 2 は、いくつかの TI SN74LVC1G125 トライステートバッファ (上部)、TPLD1201 (中央)、ジャンパおよびプログラミングポート (下部) を含む開発システムを示しています。ジャンパは、現在のシステムで TPLD の GPIO に使用されている外部信号と、プログラマーのラインのいずれを使用するかを選択するために使用されます。デバイスのプログラムに必要な TPLD ピンへアクセスするためには、顧客はプログラマーから送られる構成信号を受け取れるように、ピンヘッダまたは二列コネクタなどを実装する必要があります。

図 2 TPLD インシステム開発プロトタイプ例

TPLD が入力周波数を 2 分周するように設定されているとします。この場合、入力信号 SYS_CLK は常にアクティブであり、トライステートバッファの入力端子に接続されています。一方、TPLD の GPIO5 はトライステートバッファの出力端子に接続されています。図 3 は、SYS_CLK が常に動作しているものの、トライステートのイネーブル信号 (OE#) が High に設定されて無効化されているため、GPIO5 に到達できないことを示しています。

図 3 TPLD 未プログラム状態

図 4 は、同じ OE# 構成を用いて SPI インターフェース経由で TPLD がプログラムされていることを示しています。SYS_CLK 信号はアクティブ状態にありますが、GPIO5 からは絶縁されており、代わりに SPI の CS ラインが使用されています。

図 4 TPLD プログラミング中

デバイスのプログラムが完了すると、OE# をグランドに接続することでトライステートバッファを有効化でき、外部クロック信号が IO5 に到達します。また、クロック出力 (CLK_SYS を 2 分周した信号) は IO4 および出力側のトライステートバッファにも出力され、図 5 に示されているように動作します。

図 5 TPLD プログラミング後

まとめ

TPLD デバイスを使用したシステムでは、外部のトライステートバッファを用いて内部構成のアップグレード時にデバイスを絶縁することで、システムの変更や機能追加を行うことが可能です。このようなバッファの必要数は、GPIO としても構成ピンとしても併用される GPIO の本数によって決まります。最後に、上記で説明した方法は GPI には適用できないことに留意する必要があります。これは、GPI が +8V VPP という代替機能を持っており、この電圧がトライステートバッファで一般的に許容される最大値である 5V を超えているためです。