3 ハードウェア設計ガイドライン

CLK_H/CLK_L 信号をハーネスを介して配線すると、EMI をパスできないので、マルチプレクシングされた LMM は同じ PCB 上に配置してください。
高周波配線からの容量結合を最小限に抑えるため、CLK、SYNC、RX、TX の配線の直下には連続したグランドプレーンを設けてください。
未使用の LVDS ペアは、クロック受信側の最終段デバイスで CLK_H と CLK_L 間に 100Ω を接続して終端し、クロック生成デバイス側では CLK_H および CLK_L から GND にそれぞれ 47pF のコンデンサを接続して終端してください (図 3-1 を参照)。

$C:\Users\a0492366\Pictures\Screenshots\LVDS termination example.png$ 図 3-1 LVDS 終端の簡略図