JAJS129G April   1999  – July 2025 UCC2808A-1 , UCC2808A-2 , UCC3808A-1 , UCC3808A-2

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 ピン説明
        1. 6.3.1.1 COMP
        2. 6.3.1.2 CS
        3. 6.3.1.3 FB
        4. 6.3.1.4 GND
        5. 6.3.1.5 OUTA と OUTB
        6. 6.3.1.6 RC
        7. 6.3.1.7 VDD
    4. 6.4 デバイスの機能モード
      1. 6.4.1 VCC
      2. 6.4.2 プッシュプルまたはハーフブリッジ機能という 2 つの特長があります
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
      3. 7.2.3 アプリケーション曲線
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 デバイス サポート
      1. 8.1.1 サード・パーティ製品に関する免責事項
    2. 8.2 ドキュメントのサポート
      1. 8.2.1 関連資料
    3. 8.3 ドキュメントの更新通知を受け取る方法
    4. 8.4 サポート・リソース
    5. 8.5 商標
    6. 8.6 静電気放電に関する注意事項
    7. 8.7 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

4 ピン構成および機能

図 4-1 UCCx808A：
D パッケージ、8 ピン SOIC (上面図)
図 4-2 UCC2808A-x、UCC3808A-2：
PW パッケージ、8 ピン TSSOP (上面図)
表 4-1 ピンの機能
ピン 種類(1) 説明
名称 番号
D
(SOIC)		 PW
(TSSOP)
COMP 1 3 O COMP はエラー アンプの出力であり、PWM コンパレータの入力です。UCCx808A のエラー アンプは、真の低出力インピーダンスを持つ 2MHz のオペ アンプです。このような理由で、COMP ピンは電流のソースとシンクの両方を行います。ただし、エラー アンプには内部的に電流制限がかけられているため、COMP ピンを外部から GND に強制的に接続することでゼロ デューティ サイクルを指示することができます。UCCx808A ファミリは、内蔵のフルサイクル ソフト スタート機能を備えています。ソフト スタートは、最大 COMP 電圧に対するクランプとして実装されています。
CS 3 5 I PWM への入力、ピーク電流、過電流コンパレータ。過電流コンパレータは、フォルト検出のみを目的としています。過電流スレッショルドを超えると、ソフトスタート サイクルが発生します。内部 MOSFET は、電流センス フィルタ コンデンサを放電して、パワー コンバータのダイナミック性能を向上させます。
FB 2 4 I エラー アンプの反転入力です。最大の安定性を得るため、FB リードの長さはできるだけ短くし、FB の浮遊容量をできるだけ少なくします。
GND 5 7 G すべての機能の基準グランドおよび電源グランド。大電流と UCC3808A は高周波数で動作するため、低インピーダンスの回路基板のグランド プレーンを強く推奨します。
OUTA 7 1 O 交流型の大電流出力段。どちらの段も、パワー MOSFET のゲートを駆動できます。各段は 500mA のピークソース電流と、1A のピークシンク電流に対応できます。出力段は、プッシュプル構成で、発振器の半分の周波数でスイッチングされます。RC ピンの電圧が上昇すると、2 つの出力のうちの 1 つが high になりますが、立ち下がり時間中は両方の出力がオフになります。2 つの出力の間のデッド タイムと、出力の立ち上がり時間が立ち下がり時間よりも遅いため、2 つの出力が同時動作することを防止しています。このデッドタイムは通常 60ns ～ 200ns で、タイミング コンデンサと抵抗の値に依存します。大電流出力ドライバは、VDD から GND に切り替わる MOSFET 出力デバイスで構成されています。各出力ステージは、オーバーシュートおよびアンダーシュートに対しても非常に低いインピーダンスを提供します。この構成により、多くの場合、外部ショットキー ダイオードによるクランプは不要となります。
OUTB 6 8 O 交流型の大電流出力段。どちらの段も、パワー MOSFET のゲートを駆動できます。各段は 500mA のピークソース電流と、1A のピークシンク電流に対応できます。出力段は、プッシュプル構成で、発振器の半分の周波数でスイッチングされます。RC ピンの電圧が上昇すると、2 つの出力のうちの 1 つが high になりますが、立ち下がり時間中は両方の出力がオフになります。2 つの出力の間のデッド タイムと、出力の立ち上がり時間が立ち下がり時間よりも遅いため、2 つの出力が同時動作することを防止しています。このデッドタイムは通常 60ns ～ 200ns で、タイミング コンデンサと抵抗の値に依存します。大電流出力ドライバは、VDD から GND に切り替わる MOSFET 出力デバイスで構成されています。各出力ステージは、オーバーシュートおよびアンダーシュートに対しても非常に低いインピーダンスを提供します。この構成により、多くの場合、外部ショットキー ダイオードによるクランプは不要となります。
RC 4 6 O 発振器のプログラミング ピンです。UCC3808A の発振器は VDD と GND を内部で追跡し、電源レールの変動が周波数安定性に最小限の影響を及ぼすようにします。セクション 6.2 に、発振器ブロック図を示します。発振器のプログラムに必要な部品は、抵抗 (VDD および RC に接続) とコンデンサ (RC および GND に接続) の 2 つのみです。発振器の周波数の近似値は、式 1 の簡単な式で決定されます。
推奨されるタイミング抵抗の範囲は 10kΩ～200kΩ で、タイミング コンデンサの値の範囲は 100pF ～ 1000pF です。10kΩ より小さいタイミング抵抗を避けてください。最高の性能を得るには、タイミング コンデンサから GND へのリードをできるだけ短くし、タイミング抵抗から VDD へのリード線をできるだけ短くして、タイミング部品と RC 間のリード線をできるだけ短くします。外部タイミング ネットワークへのグランド配線と VDD 配線を分けることを推奨します。
VDD 8 2 P このデバイスの電源入力接続です。静止 VDD 電流は非常に低いですが、OUTA および OUTB 電流とプログラムされた発振器周波数に応じて、総供給電流は高くなります。合計 VDD 電流は、静止 VDD 電流と平均 OUT 電流の合計です。動作周波数と MOSFET ゲート電荷 (Qg) が判明していれば、式 2 で平均 OUT 電流が計算されます。
ノイズの問題を防ぐには、電解コンデンサとともに、チップにできるだけ近いセラミック コンデンサを使用して VDD を GND にバイパスします。1µF デカップリング コンデンサを推奨します。
(1) P = 電源、G = グランド、I = 入力、O = 出力