JAJSEA1B December   2017  – February 2025 PGA302

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  過電圧および逆電圧保護
    6. 5.6  リニア レギュレータ
    7. 5.7  内部リファレンス
    8. 5.8  内部発振器
    9. 5.9  ブリッジ センサ電源
    10. 5.10 温度センサ電源
    11. 5.11 ブリッジオフセットキャンセル
    12. 5.12 PゲインおよびTゲイン入力アンプ（チョッパ安定化）
    13. 5.13 A/D コンバータ
    14. 5.14 内部温度センサ
    15. 5.15 ブリッジ電流測定
    16. 5.16 1ワンワイヤ インターフェイス
    17. 5.17 DAC 出力
    18. 5.18 DAC出力のDACゲイン
    19. 5.19 不揮発性メモリ
    20. 5.20 診断- PGA30x
    21. 5.21 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  過電圧および逆電圧保護
      2. 6.3.2  リニア レギュレータ
      3. 6.3.3  内部リファレンス
      4. 6.3.4  内部発振器
      5. 6.3.5  抵抗性ブリッジ用のVBRGPおよびVBRGN電源
      6. 6.3.6  温度センサのITEMP電源
      7. 6.3.7  P ゲイン
      8. 6.3.8  Tゲイン
      9. 6.3.9  ブリッジオフセットキャンセル
      10. 6.3.10 A/D コンバータ
        1. 6.3.10.1 シグマ デルタ 変調器 (ADC)
        2. 6.3.10.2 ADC向け デシメーション フィルタ
        3. 6.3.10.3 内蔵温度センサ ADC 変換
        4. 6.3.10.4 ADC スキャンモード
          1. 6.3.10.4.1 自動スキャン モードでのP-Tマルチプレクサのタイミング
      11. 6.3.11 内部温度センサ
      12. 6.3.12 ブリッジ電流測定
      13. 6.3.13 デジタル インターフェイス
      14. 6.3.14 OWI
        1. 6.3.14.1 OWIインターフェイスの概要
        2. 6.3.14.2 OWI インターフェイスのアクティブ化と非アクティブ化
          1. 6.3.14.2.1 OWI通信のアクティブ化
          2. 6.3.14.2.2 OWI通信の非アクティブ化
        3. 6.3.14.3 OWI プロトコル
          1. 6.3.14.3.1 OWIフレームの構造
            1. 6.3.14.3.1.1 標準的なフィールド構造：
            2. 6.3.14.3.1.2 フレーム構造
            3. 6.3.14.3.1.3 同期フィールド
            4. 6.3.14.3.1.4 コマンド フィールド
            5. 6.3.14.3.1.5 データフィールド
          2. 6.3.14.3.2 OWI コマンド
            1. 6.3.14.3.2.1 OWI 書き込みコマンド
            2. 6.3.14.3.2.2 OWI読み取り初期化コマンド
            3. 6.3.14.3.2.3 OWI読み取り応答コマンド
            4. 6.3.14.3.2.4 OWI バースト書き込みコマンド（EEPROMキャッシュへのアクセス）
            5. 6.3.14.3.2.5 OWIバースト読み取りコマンド（EEPROMキャッシュへのアクセス）
          3. 6.3.14.3.3 OWI での動作
            1. 6.3.14.3.3.1 書き込み動作
            2. 6.3.14.3.3.2 読み出し動作
            3. 6.3.14.3.3.3 EEPROMバースト書き込み
            4. 6.3.14.3.3.4 EEPROM バースト読み取り
        4. 6.3.14.4 OWI 通信エラーステータス
      15. 6.3.15 I2C インターフェイス
        1. 6.3.15.1 I2 Cインターフェイスの概要
        2. 6.3.15.2 I2C インターフェイスプロトコル
        3. 6.3.15.3 I2C インターフェイスのクロック概要
      16. 6.3.16 DAC 出力
      17. 6.3.17 DAC出力のDACゲイン
        1. 6.3.17.1 DAC出力をDAC GAIN入力へ接続する
      18. 6.3.18 メモリ
        1. 6.3.18.1 EEPROM メモリ
          1. 6.3.18.1.1 EEPROMキャッシュ
          2. 6.3.18.1.2 EEPROMのプログラミング手順
          3. 6.3.18.1.3 EEPROM プログラミング電流
          4. 6.3.18.1.4 CRC
      19. 6.3.19 診断
        1. 6.3.19.1 電源の診断
        2. 6.3.19.2 センサ接続性/ゲイン入力の故障
        3. 6.3.19.3 ゲイン出力診断
        4. 6.3.19.4 PGA302 ハーネス オープン線式診断
        5. 6.3.19.5 EEPROM CRCおよびTRIMエラー
      20. 6.3.20 デジタル補償およびフィルタ
        1. 6.3.20.1 デジタル ゲインおよびオフセット
        2. 6.3.20.2 TCおよびNL 修正
        3. 6.3.20.3 クランピング
        4. 6.3.20.4 フィルタ
      21. 6.3.21 リビジョン ID
    4. 6.4 デバイスの機能モード
  8. 7 レジスタ マップ
    1. 7.1 プログラマーのモデル
      1. 7.1.1 メモリ マップ
      2. 7.1.2 制御およびステータス レジスタ
        1. 7.1.2.1  MICRO_INTERFACE_CONTROL）（DIページ・アドレス= 0x0）（DIページ オフセット= 0x0C）
        2. 7.1.2.2  PSMON1 (M0アドレス = 0x40000558) (DIページ アドレス = 0x2) (DIページ オフセット = 0x58)
        3. 7.1.2.3  AFEDIAG (M0 アドレス= 0x4000055A) (DI ページ アドレス = 0x2) (DI ページ オフセット = 0x5A)
        4. 7.1.2.4  P_GAIN_SELECT (DIページ アドレス = 0x2) (DIページ オフセット = 0x47)
        5. 7.1.2.5  T_GAIN_SELECT(DIページ アドレス = 0x2) (DIページ オフセット = 0x48)
        6. 7.1.2.6  TEMP_CTRL (DIページ アドレス = 0x2) (DIページ オフセット = 0x4C)
        7. 7.1.2.7  OFFSET_CANCEL (DIページ アドレス = 0x2) (DIページ オフセット = 0x4E)
        8. 7.1.2.8  PADC_DATA1 (DI ページ アドレス = 0x0) (DI ページ オフセット = 0x10)
        9. 7.1.2.9  (M0アドレス = 0x40000411) (DIページ アドレス = 0x0) (DIページ オフセット = 0x11)
        10. 7.1.2.10 TADC_DATA1 (DI ページ アドレス = 0x0) (DI ページ オフセット = 0x14)
        11. 7.1.2.11 TADC_DATA2 (DI ページ アドレス = 0x0) (DI ページ オフセット = 0x15)
        12. 7.1.2.12 DAC_REG0_1 (DIページ アドレス = 0x2) (DIページ オフセット = 0x30)
        13. 7.1.2.13 DAC_REG0_2 (DI ページ アドレス = 0x2) (DI ページ オフセットt = 0x31)
        14. 7.1.2.14 OP_STAGE_CTRL (DIページ アドレス = 0x2) (DIページ オフセット = 0x3B)
        15. 7.1.2.15 EEPROM_ARRAY (DI ページ アドレス = 0x5) (DI ページ オフセット = 0x00 - 0x7F)
        16. 7.1.2.16 EEPROM_CACHE_BYTE0 (DI ページ アドレス = 0x5) (DI ページ オフセット= 0x80)
        17. 7.1.2.17 EEPROM_CACHE_BYTE1 (DIページ アドレス = 0x5) (DIページ オフセット = 0x81)
        18. 7.1.2.18 EEPROM_PAGE_ADDRESS (DIページ アドレス = 0x5) (DIページ オフセット = 0x82)
        19. 7.1.2.19 EEPROM_CTRL (DIページ アドレス = 0x5) (DIページ オフセット = 0x83)
        20. 7.1.2.20 EEPROM_CRC (DI ページ アドレス = 0x5) (DI ページ オフセット = 0x84)
        21. 7.1.2.21 EEPROM_STATUS (DIページ アドレス = 0x5) (DIページ オフセット = 0x85)
        22. 7.1.2.22 EEPROM_CRC_STATUS (DI ページ アドレス = 0x5) (DI ページ オフセットt = 0x86)
        23. 7.1.2.23 EEPROM_CRC_VALUE (DIページ アドレス = 0x5) (DIページ オフセット = 0x87)
        24. 7.1.2.24 H0（EEPROMアドレス= 0x40000000）
        25. 7.1.2.25 H1（EEPROMアドレス= 0x40000002）
        26. 7.1.2.26 H2 (EEPROMアドレス=0x40000004)
        27. 7.1.2.27 H3 (EEPROM アドレス= 0x40000006)
        28. 7.1.2.28 G0（EEPROMアドレス= 0x40000008）
        29. 7.1.2.29 G1（EEPROMアドレス= 0x4000000A）
        30. 7.1.2.30 G2（EEPROMアドレス= 0x4000000C）
        31. 7.1.2.31 G3（EEPROMアドレス= 0x4000000E）
        32. 7.1.2.32 N0 (EEPROM アドレスs= 0x40000010)
        33. 7.1.2.33 N1（EEPROMアドレス= 0x40000012）
        34. 7.1.2.34 N2（EEPROMアドレス = 0x40000014）
        35. 7.1.2.35 N3（EEPROMアドレス= 0x40000016）
        36. 7.1.2.36 M0 (EEPROM アドレス= 0x40000018)
        37. 7.1.2.37 M1 (EEPROM アドレス= 0x4000001A)
        38. 7.1.2.38 M2 (EEPROM アドレス= 0x4000001C)
        39. 7.1.2.39 M3（EEPROMアドレス= 0x4000001E）
        40. 7.1.2.40 PADC_GAIN （EEPROMアドレス= 0x40000020）
        41. 7.1.2.41 TADC_GAIN（EEPROMアドレス= 0x40000021）
        42. 7.1.2.42 PADC_OFFSET (EEPROM アドレスs= 0x40000022)
        43. 7.1.2.43 TADC_オフセット（EEPROMアドレス= 0x40000024）
        44. 7.1.2.44 TEMP_SW_CTRL（EEPROMアドレス= 0x40000028）
        45. 7.1.2.45 DAC_FAULT_MSB (EEPROM アドレス= 0x4000002A)
        46. 7.1.2.46 LPF_A0_MSB（EEPROMアドレス= 0x4000002B）
        47. 7.1.2.47 LPF_A1（EEPROMアドレス= 0x4000002C）
        48. 7.1.2.48 LPF_A2 (EEPROM アドレス= 0x4000002E)
        49. 7.1.2.49 .LPF_B1（EEPROMアドレス= 0x40000030）
        50. 7.1.2.50 NORMAL_LOW（EEPROMアドレス= 0x40000032）
        51. 7.1.2.51 NORMAL_HIGH（EEPROMアドレス= 0x40000034）
        52. 7.1.2.52 LOW_CLAMP（EEPROMアドレス= 0x40000036）
        53. 7.1.2.53 HIGH_CLAMP（EEPROMアドレス= 0x40000038）
        54. 7.1.2.54 DIAG_BIT_EN（EEPROMアドレス= 0x4000003A）
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 0～5Vの電圧出力
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 アプリケーション データ
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

6.3.16 DAC 出力

このデバイスには、14ビットのD/Aコンバータが搭載されており、VDD電源を基準にしてレシオメトリック出力電圧を生成します。DAC_CTRL_STATUS レジスタの DAC_ENABLE ビットに 0 を書き込むことで DAC を無効にできます。

プロセッサがリセットを行うと、DAC レジスタは 0x000 コードに設定されます。