JAJSEN5A August   2017  – January 2018

ADVANCE INFORMATION for pre-production products; subject to change without notice.  

  1. 1特長
  2. 2アプリケーション
  3. 3概要
    1.     概略回路図
  4. 4改訂履歴
  5. 5デバイスおよびドキュメントのサポート
    1. 5.1 デバイス・サポート
      1. 5.1.1 開発サポート
        1. 5.1.1.1 Clock Architect
        2. 5.1.1.2 PLLatinum Sim
        3. 5.1.1.3 TICS Pro
    2. 5.2 コミュニティ・リソース
    3. 5.3 商標
    4. 5.4 静電気放電に関する注意事項
    5. 5.5 Glossary
  6. 6メカニカル、パッケージ、および注文情報

概要

LMK04832は、業界最高水準の性能を誇る、JEDEC JESD204Bに準拠したクロック・コンディショナーであり、LMK0482xファミリの製品とピン互換性があります。

PLL2からの14のクロック出力を構成して、7つのJESD204Bコンバータ、あるいはデバイス・クロックおよびSYSREFクロックを使用するその他のロジック・デバイスを駆動できます。DCおよびAC結合によりSYSREFを生成することが可能です。JESD204Bアプリケーションに限らず、従来のクロッキング・システム向けに14の出力をそれぞれ高性能出力として個別に構成できます。

LMK04832は、SYSREFの生成またはリクロッキングの有無にかかわらず、デュアルPLL、シングルPLL、またはクロック分配モードで動作するように構成できます。PLL2は内蔵VCOでも外付けVCOでも動作します。

高性能である上に、電力と性能のトレードオフ、デュアルVCO、動的デジタル遅延、ホールドオーバーといった機能を備えたLMK04832は、柔軟性の高い高性能クロック・ツリー・ソリューションとして最適です。

製品情報(1)

型番 説明 本体サイズ(公称)
LMK04832NKDT
LMK04832NKDR
WQFN (64) 9.00mm×9.00mm
  1. 利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。
  2. T=テープ、R=リール

概略回路図

LMK04832 g_frontpage.gif