JAJSL28F January   2021  – July 2025 TCAN1043A-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  ESD 定格 - IEC 仕様
    4. 5.4  推奨動作条件
    5. 5.5  熱に関する情報
    6. 5.6  消費電力定格
    7. 5.7  電源特性
    8. 5.8  電気的特性
    9. 5.9  タイミング要件
    10. 5.10 スイッチング特性
    11. 5.11 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 電源ピン
        1. 7.3.1.1 VSUP ピン
        2. 7.3.1.2 VCC ピン
        3. 7.3.1.3 VIO ピン
      2. 7.3.2 デジタル入力および出力
        1. 7.3.2.1 TXD ピン
        2. 7.3.2.2 RXD ピン
        3. 7.3.2.3 nFAULT ピン
        4. 7.3.2.4 EN ピン
        5. 7.3.2.5 nSTB ピン
      3. 7.3.3 GND
      4. 7.3.4 INH ピン
      5. 7.3.5 WAKE ピン
      6. 7.3.6 CAN バス ピン
      7. 7.3.7 フォルト
        1. 7.3.7.1 内部および外部のフォルト インジケータ
          1. 7.3.7.1.1 パワーアップ (PWRON フラグ)
          2. 7.3.7.1.2 ウェイクアップ要求 (WAKERQ フラグ)
          3. 7.3.7.1.3 低電圧フォルト
            1. 7.3.7.1.3.1 VSUP の低電圧
            2. 7.3.7.1.3.2 VCC の低電圧
            3. 7.3.7.1.3.3 VIO の低電圧
          4. 7.3.7.1.4 CAN バス フォルト (CBF フラグ)
          5. 7.3.7.1.5 TXD クランプ Low (TXDCLP フラグ)
          6. 7.3.7.1.6 TXD ドミナント状態タイムアウト (TXDDTO フラグ)
          7. 7.3.7.1.7 TXD から RXD への短絡フォルト (TXDRXD フラグ)
          8. 7.3.7.1.8 CAN バス ドミナント フォルト (CANDOM フラグ)
      8. 7.3.8 ローカル フォルト
        1. 7.3.8.1 TXD クランプ Low (TXDCLP)
        2. 7.3.8.2 TXD ドミナント タイムアウト (TXD DTO)
        3. 7.3.8.3 サーマル シャットダウン (TSD)
        4. 7.3.8.4 低電圧誤動作防止 (UVLO)
        5. 7.3.8.5 電源喪失
        6. 7.3.8.6 端子のフローティング
        7. 7.3.8.7 CAN バスの短絡電流制限
    4. 7.4 デバイスの機能モード
      1. 7.4.1 動作モードの説明
        1. 7.4.1.1 通常モード
        2. 7.4.1.2 サイレント モード
        3. 7.4.1.3 スタンバイ モード
        4. 7.4.1.4 スリープ移行モード
        5. 7.4.1.5 スリープ モード
          1. 7.4.1.5.1 ウェイクアップ パターン (WUP) によるリモート ウェイク要求
          2. 7.4.1.5.2 WAKE 入力端子によるローカル ウェイクアップ (LWU)
      2. 7.4.2 CAN トランシーバ
        1. 7.4.2.1 CAN トランシーバの動作
          1. 7.4.2.1.1 CAN トランシーバのモード
            1. 7.4.2.1.1.1 CAN オフ モード
            2. 7.4.2.1.1.2 CAN 自律：非アクティブおよびアクティブ
            3. 7.4.2.1.1.3 CAN がアクティブ
          2. 7.4.2.1.2 ドライバおよびレシーバ機能表
          3. 7.4.2.1.3 CAN バスの状態
  9. 8 アプリケーション情報に関する免責事項
    1. 8.1 アプリケーション情報
      1. 8.1.1 代表的なアプリケーション
      2. 8.1.2 設計要件
        1. 8.1.2.1 バスの負荷、長さ、ノード数
      3. 8.1.3 詳細な設計手順
        1. 8.1.3.1 CAN の終端
      4. 8.1.4 アプリケーション曲線
    2. 8.2 電源に関する推奨事項
    3. 8.3 レイアウト
      1. 8.3.1 レイアウトのガイドライン
      2. 8.3.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

7.3.8.7 CAN バスの短絡電流制限

このTCAN1043A-Q1には、CAN バス ラインが短絡したときに短絡電流を制限するいくつかの保護機能があります。これらに、ドミナントおよびリセッシブ状態での CAN ドライバ電流制限、TXD ドミナント状態タイムアウトなどです。このタイムアウトにより、システム フォルトによって常に大きな短絡電流がドミナント状態になるのを防ぎます。

CAN 通信中、バスはドミナント状態とリセッシブ状態の間で切り替わります。したがって、短絡電流は、各バス状態における電流として、または平均電流として見ることができます。平均短絡電流は、終端抵抗とコモン モード チョークのシステム電力を考慮するときに使用する必要があります。ドライバーが優勢になることができる時間の割合は、TXD 優勢状態のタイムアウトと、強制的な状態変更と、ビット スタッフィング、制御フィールド、およびフレーム間間隔などの劣勢ビットを持つ CAN プロトコルによって制限されます。これにより、データ フィールドに優位ビットが高率に含まれている場合でも、バス上の劣位時間が最小限に抑えられます。

バスの短絡電流は、リセッシブ･ビットとドミナント ビットの比率と、それぞれの短絡電流に依存します。平均短絡電流は、式 2で計算できます。

式 2. IOS(AVG) = %Transmit × [(%REC_Bits × IOS(SS)_REC) + (%DOM_Bits × IOS(SS)_DOM)] + [%Receive × IOS(SS)_REC]

ここで

  • IOS(AVG) は平均短絡電流です。
  • %Transmit は、ノードが CAN メッセージを送信している割合です
  • %Receive は、ノードが CAN メッセージを受信している割合です
  • %REC_Bits は、送信された CAN メッセージ内のリセッシブ ビットの割合です
  • %DOM_Bits は、送信された CAN メッセージ内のドミナントビットの割合です
  • IOS(SS)_REC は、リセッシブ定常状態の短絡電流です。
  • IOS(SS)_DOM は、ドミナント定常状態の短絡電流です。

終端抵抗やその他のネットワーク コンポーネントの電力定格の大きさを決定するときは、短絡電流やネットワークで起こりうるフォルト ケースを考慮してください。