JAJSNP3A January   2024  – March 2025 TAC5412-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電気的特性
    6. 5.6  タイミング要件：I2C インターフェイス
    7. 5.7  スイッチング特性：I2C インターフェイス
    8. 5.8  タイミング要件：SPI
    9. 5.9  スイッチング特性：SPI
    10. 5.10 タイミング要件：TDM、I2S または LJ インターフェイス
    11. 5.11 スイッチング特性：TDM、I2S または LJ インターフェイス
    12. 5.12 タイミング要件：PDM デジタル マイクロフォン インターフェイス
    13. 5.13 スイッチング特性：PDM デジタル マイクロフォン インターフェイス
    14. 5.14 タイミング図
    15. 5.15 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  シリアル インターフェイス
        1. 6.3.1.1 制御シリアル インターフェイス
        2. 6.3.1.2 オーディオ シリアル インターフェイス
          1. 6.3.1.2.1 時分割多重オーディオ (TDM) インターフェイス
          2. 6.3.1.2.2 I2S (Inter IC Sound) インターフェイス
          3. 6.3.1.2.3 左揃え (LJ) インターフェイス
        3. 6.3.1.3 共有バスで複数のデバイスを使用
      2. 6.3.2  フェーズ ロック ループ (PLL) とクロック生成
      3. 6.3.3  入力チャネルの構成
      4. 6.3.4  基準電圧
      5. 6.3.5  マイク バイアス
      6. 6.3.6  デジタル PDM マイクロフォン録音チャネル
      7. 6.3.7  シグナル チェーン処理
        1. 6.3.7.1 ADC 信号チェーン
          1. 6.3.7.1.1  6 対 4 入力選択マルチプレクサ (6:4 MUX)
          2. 6.3.7.1.2  プログラム可能なチャネル ゲインおよびデジタル ボリューム制御
          3. 6.3.7.1.3  プログラム可能なチャネル ゲイン較正
          4. 6.3.7.1.4  プログラム可能なチャネル位相較正
          5. 6.3.7.1.5  プログラム可能なデジタル ハイパス フィルタ
          6. 6.3.7.1.6  プログラム可能なデジタル バイクワッド フィルタ
          7. 6.3.7.1.7  プログラム可能なチャネル サマーおよびデジタル ミキサ
          8. 6.3.7.1.8  構成可能なデジタル デシメーション フィルタ
            1. 6.3.7.1.8.1 線形位相フィルタ
              1. 6.3.7.1.8.1.1 サンプリング レート：8 kHz または 7.35 kHz
              2. 6.3.7.1.8.1.2 サンプリング レート：16 kHz または 14.7 kHz
              3. 6.3.7.1.8.1.3 サンプリング レート：24 kHz または 22.05 kHz
              4. 6.3.7.1.8.1.4 サンプリング レート：32 kHz または 29.4 kHz
              5. 6.3.7.1.8.1.5 サンプリング レート：48 kHz または 44.1 kHz
              6. 6.3.7.1.8.1.6 サンプリング レート：96 kHz または 88.2 kHz
              7. 6.3.7.1.8.1.7 サンプリング レート：192 kHz または 176.4 kHz
              8. 6.3.7.1.8.1.8 サンプリング レート：384 kHz または 352.8 kHz
              9. 6.3.7.1.8.1.9 サンプリング レート：768 kHz または 705.6 kHz
            2. 6.3.7.1.8.2 低レイテンシ フィルタ
              1. 6.3.7.1.8.2.1 サンプリング レート：24 kHz または 22.05 kHz
              2. 6.3.7.1.8.2.2 サンプリング レート：32 kHz または 29.4 kHz
              3. 6.3.7.1.8.2.3 サンプリング レート：48 kHz または 44.1 kHz
              4. 6.3.7.1.8.2.4 サンプリング レート：96 kHz または 88.2 kHz
              5. 6.3.7.1.8.2.5 サンプリング レート：192 kHz または 176.4 kHz
            3. 6.3.7.1.8.3 超低レイテンシ フィルタ
              1. 6.3.7.1.8.3.1 サンプリング レート：24 kHz または 22.05 kHz
              2. 6.3.7.1.8.3.2 サンプリング レート：32 kHz または 29.4 kHz
              3. 6.3.7.1.8.3.3 サンプリング レート：48 kHz または 44.1 kHz
              4. 6.3.7.1.8.3.4 サンプリング レート：96 kHz または 88.2 kHz
              5. 6.3.7.1.8.3.5 サンプリング レート：192 kHz または 176.4 kHz
          9. 6.3.7.1.9  自動ゲイン コントローラ (AGC)
          10. 6.3.7.1.10 音声アクティビティ検出 (VAD)
          11. 6.3.7.1.11 超音波アクティビティ検出（UAD）
        2. 6.3.7.2 DAC 信号チェーン
          1. 6.3.7.2.1 プログラム可能なチャネル ゲインおよびデジタル ボリューム制御
          2. 6.3.7.2.2 プログラム可能なチャネル ゲイン較正
          3. 6.3.7.2.3 プログラム可能なデジタル ハイパス フィルタ
          4. 6.3.7.2.4 プログラム可能なデジタル バイクワッド フィルタ
          5. 6.3.7.2.5 構成可能なデジタル補間フィルタ
            1. 6.3.7.2.5.1 線形位相フィルタ
              1. 6.3.7.2.5.1.1 サンプリング レート：8 kHz または 7.35 kHz
              2. 6.3.7.2.5.1.2 サンプリング レート：16 kHz または 14.7 kHz
              3. 6.3.7.2.5.1.3 サンプリング レート：24 kHz または 22.05 kHz
              4. 6.3.7.2.5.1.4 サンプリング レート：32 kHz または 29.4 kHz
              5. 6.3.7.2.5.1.5 サンプリング レート：48 kHz または 44.1 kHz
              6. 6.3.7.2.5.1.6 サンプリング レート：96 kHz または 88.2 kHz
              7. 6.3.7.2.5.1.7 サンプリング レート：192 kHz または 176.4 kHz
              8. 6.3.7.2.5.1.8 サンプリング レート：384 kHz または 352.8 kHz
              9. 6.3.7.2.5.1.9 サンプリング レート：768kHz または 705.6kHz
            2. 6.3.7.2.5.2 低レイテンシ フィルタ
              1. 6.3.7.2.5.2.1 サンプリング レート：24 kHz または 22.05 kHz
              2. 6.3.7.2.5.2.2 サンプリング レート：32 kHz または 29.4 kHz
              3. 6.3.7.2.5.2.3 サンプリング レート：48 kHz または 44.1 kHz
              4. 6.3.7.2.5.2.4 サンプリング レート：96 kHz または 88.2 kHz
              5. 6.3.7.2.5.2.5 サンプリング レート：192 kHz または 176.4 kHz
            3. 6.3.7.2.5.3 超低レイテンシ フィルタ
              1. 6.3.7.2.5.3.1 サンプリング レート：24 kHz または 22.05 kHz
              2. 6.3.7.2.5.3.2 サンプリング レート：32 kHz または 29.4 kHz
              3. 6.3.7.2.5.3.3 サンプリング レート：48 kHz または 44.1 kHz
              4. 6.3.7.2.5.3.4 サンプリング レート：96 kHz または 88.2 kHz
              5. 6.3.7.2.5.3.5 サンプリング レート：192kHz または 176.4kHz
          6. 6.3.7.2.6 プログラマブル デジタル ミキサ
      8. 6.3.8  割り込み、ステータス、およびデジタル I/O ピンの多重化
      9. 6.3.9  入力 DC 故障診断
      10. 6.3.10 パワー チューン モード
    4. 6.4 デバイスの機能モード
      1. 6.4.1 スリープ モードまたはソフトウェア シャットダウン
      2. 6.4.2 アクティブ モード
      3. 6.4.3 ソフトウェア リセット
    5. 6.5 プログラミング
      1. 6.5.1 制御シリアル インターフェイス
        1. 6.5.1.1 I2C 制御インターフェイス
          1. 6.5.1.1.1 一般的な I2C の動作
          2. 6.5.1.1.2 I2C のシングル バイトおよびマルチ バイト転送
            1. 6.5.1.1.2.1 I2C のシングル バイト書き込み
            2. 6.5.1.1.2.2 I2C のマルチ バイト書き込み
            3. 6.5.1.1.2.3 I2C のシングル バイト読み出し
            4. 6.5.1.1.2.4 I2C のマルチ バイト読み出し
        2. 6.5.1.2 SPI 制御インターフェイス
  8. 7 レジスタマップ
    1. 7.1 デバイス構成レジスタ
      1. 7.1.1 TAC5412-Q1_B0_P0 レジスタ
      2. 7.1.2 TAC5412-Q1_B0_P1 レジスタ
      3. 7.1.3 TAC5412-Q1_B0_P3 レジスタ
    2. 7.2 プログラム可能な係数レジスタ
      1. 7.2.1  プログラム可能な係数レジスタ：ページ 8
      2. 7.2.2  プログラム可能な係数レジスタ：ページ 9
      3. 7.2.3  プログラム可能な係数レジスタ：ページ 10
      4. 7.2.4  プログラム可能な係数レジスタ：ページ 11
      5. 7.2.5  プログラム可能な係数レジスタ：ページ 15
      6. 7.2.6  プログラム可能な係数レジスタ：ページ 16
      7. 7.2.7  プログラム可能な係数レジスタ：ページ 17
      8. 7.2.8  プログラム可能な係数レジスタ：ページ 18
      9. 7.2.9  プログラム可能な係数レジスタ：ページ 19
      10. 7.2.10 プログラム可能な係数レジスタ：ページ 25
      11. 7.2.11 プログラム可能な係数レジスタ：ページ 26
      12. 7.2.12 プログラム可能な係数レジスタ：ページ 27
      13. 7.2.13 プログラム可能な係数レジスタ：ページ 28
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 アプリケーション
      2. 8.2.2 設計要件
      3. 8.2.3 詳細な設計手順
      4. 8.2.4 代表的特性
      5. 8.2.5 EVM セットアップ用のデバイス レジスタ構成スクリプトの例
    3. 8.3 電源に関する推奨事項
      1. 8.3.1 1.8V および 1.2V での動作のための IOVDD_IO_MODE
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

7.1.2 TAC5412-Q1_B0_P1 レジスタ

TAC5412-Q1_B0_P1 レジスタのメモリマップされたレジスタを、表 7-105 示します。表 7-105 に記載されていないすべてのレジスタ オフセット アドレスは予約領域と見なされ、レジスタの内容は変更しないでください。

表 7-105 TAC5412-Q1_B0_P1 レジスタ
アドレス略称レジスタ名リセット値セクション
0x0PAGE_CFGデバイス ページ レジスタ0x00セクション 7.1.2.1
0x3DSP_CFG0DSP 構成レジスタ 00x00セクション 7.1.2.2
0xDCLK_CFG0クロック設定レジスタ 00x00セクション 7.1.2.3
0xECHANNEL_CFG1ADC チャネル構成レジスタ0x00セクション 7.1.2.4
0x17SRC_CFG0SRC 構成レジスタ 10x00セクション 7.1.2.5
0x18SRC_CFG1SRC 構成レジスタ 20x00セクション 7.1.2.6
0x1ELPAD_CFG1低消費電力アクティビティ検出構成レジスタ0x20セクション 7.1.2.7
0x20LPAD_LPSG_CFG1低消費電力アクティビティ検出と低消費電力信号生成共通構成レジスタ 10x00セクション 7.1.2.8
0x24AGC_CFGAGC 構成レジスタ 20x00セクション 7.1.2.9
0x2CMIXER_CFG0MIXER 構成レジスタ 00x00セクション 7.1.2.10
0x2FINT_MASK0割り込みマスク レジスタ 00xFFセクション 7.1.2.11
0x30INT_MASK1割り込みマスク レジスタ 10x0Fセクション 7.1.2.12
0x31INT_MASK2割り込みマスク レジスタ 20x00セクション 7.1.2.13
0x32INT_MASK4割り込みマスク レジスタ 40x00セクション 7.1.2.14
0x33INT_MASK5割り込みマスク レジスタ 50x30セクション 7.1.2.15
0x34INT_LTCH0ラッチ割り込み読み戻しレジスタ 00x00セクション 7.1.2.16
0x35CHx_LTCH診断レジスタの概要をラッチ0x00セクション 7.1.2.17
0x36IN_CH1_LTCHチャネル 1 入力 DC 故障診断ラッチ ステータス レジスタ0x00セクション 7.1.2.18
0x37IN_CH2_LTCHチャネル 2 入力 DC 故障診断ラッチ ステータス レジスタ0x00セクション 7.1.2.19
0x38ADC_CHx_OVRLDADC 過負荷故障検出マスク0x00セクション 7.1.2.20
0x39OUT_CH2_LTCHチャネル 2 出力 DC 故障診断ラッチ ステータス レジスタ0x00セクション 7.1.2.21
0x3AINT_LTCH1ラッチ割り込み読み戻しレジスタ 10x00セクション 7.1.2.22
0x3BINT_LTCH2ラッチ割り込み読み戻しレジスタ 20x00セクション 7.1.2.23
0x3CINT_LIVE0ライブ割り込み読み戻しレジスタ 00x00セクション 7.1.2.24
0x3DCHx_LIVE診断レジスタの実行概要0x00セクション 7.1.2.25
0x3EIN_CH1_LIVEチャネル 1 入力 DC 故障診断ライブ ステータス レジスタ0x00セクション 7.1.2.26
0x3FIN_CH2_LIVEチャネル 2 入力 DC フォルト診断ライブ ステータス レジスタ0x00セクション 7.1.2.27
0x42INT_LIVE1ライブ割り込み読み戻しレジスタ 10x00セクション 7.1.2.28
0x43INT_LIVE2ライブ割り込み読み戻しレジスタ 20x00セクション 7.1.2.29
0x46DIAG_CFG0周波数診断構成レジスタ 00x00セクション 7.1.2.30
0x47DIAG_CFG1周波数診断構成レジスタ 10x37セクション 7.1.2.31
0x48DIAG_CFG2周波数診断構成レジスタ 20x87セクション 7.1.2.32
0x4ADIAG_CFG4周波数診断構成レジスタ 40xB8セクション 7.1.2.33
0x4BDIAG_CFG5周波数診断構成レジスタ 50x00セクション 7.1.2.34
0x4CDIAG_CFG6周波数診断構成レジスタ 60xA2セクション 7.1.2.35
0x4DDIAG_CFG7周波数診断構成レジスタ 70x48セクション 7.1.2.36
0x4EDIAG_CFG8周波数診断構成レジスタ 80xBAセクション 7.1.2.37
0x4FDIAG_CFG9周波数診断構成レジスタ 90x4Bセクション 7.1.2.38
0x50DIAG_CFG10周波数診断構成レジスタ 100x88セクション 7.1.2.39
0x51DIAG_CFG11周波数診断構成レジスタ 110x40セクション 7.1.2.40
0x52DIAG_CFG12周波数診断構成レジスタ 120x44セクション 7.1.2.41
0x53DIAG_CFG13周波数診断構成レジスタ 130x00セクション 7.1.2.42
0x54DIAG_CFG14周波数診断構成レジスタ 140x48セクション 7.1.2.43
0x55DIAGDATA_CFG入力診断データ構成レジスタ0x00セクション 7.1.2.44
0x56DIAG_MON_MSB_VBAT診断 SAR VBATIN モニタ データ MSB バイト0x00セクション 7.1.2.45
0x57DIAG_MON_LSB_VBAT診断逐次比較型 VBATIN モニタ データ LSB ニブル0x00セクション 7.1.2.46
0x58DIAG_MON_MSB_MBIAS診断 SAR MICBIAS 監視データの MSB バイト0x00セクション 7.1.2.47
0x59DIAG_MON_LSB_MBIAS診断 SAR MICBIAS モニタ データ LSB ニブル0x01セクション 7.1.2.48
0x5ADIAG_MON_MSB_IN1P診断 SAR IN1P モニタ データ MSB バイト0x00セクション 7.1.2.49
0x5BDIAG_MON_LSB_IN1P診断用 SAR IN1P モニタ データ LSB ニブル0x02セクション 7.1.2.50
0x5CDIAG_MON_MSB_IN1M診断 SAR IN1M モニタ データ MSB バイト0x00セクション 7.1.2.51
0x5DDIAG_MON_LSB_IN1M診断用 SAR IN1M モニタ データ LSB ニブル0x03セクション 7.1.2.52
0x5EDIAG_MON_MSB_IN2P診断 SAR IN2P モニタ データ MSB バイト0x00セクション 7.1.2.53
0x5FDIAG_MON_LSB_IN2P診断用 SAR IN2P モニタ データ LSB ニブル0x04セクション 7.1.2.54
0x60DIAG_MON_MSB_IN2M診断 SAR IN2M モニタ データ MSB バイト0x00セクション 7.1.2.55
0x61DIAG_MON_LSB_IN2M診断用 SAR IN2M モニタ データ LSB ニブル0x05セクション 7.1.2.56
0x6ADIAG_MON_MSB_TEMP診断 SAR 温度監視データ MSB バイト0x00セクション 7.1.2.57
0x6BDIAG_MON_LSB_TEMP診断 SAR 温度モニタ データ LSB ニブル0x0Aセクション 7.1.2.58
0x6CDIAG_MON_MSB_MBIAS_LOAD診断 SAR MICBIAS LOAD 電流モニタ データ MSB バイト0x00セクション 7.1.2.59
0x6DDIAG_MON_LSB_MBIAS_LOAD診断 SAR MICBIAS LOAD 電流モニタ データ LSB ニブル0x0Bセクション 7.1.2.60
0x6EDIAG_MON_MSB_AVDD診断 SAR AVDD モニタ データ MSB バイト0x00セクション 7.1.2.61
0x6FDIAG_MON_LSB_AVDD診断逐次比較型 AVDD モニタ データ LSB ニブル0x0Cセクション 7.1.2.62
0x70DIAG_MON_MSB_GPA診断 SAR GPA モニタ データ MSB バイト0x00セクション 7.1.2.63
0x71DIAG_MON_LSB_GPA診断 SAR GPA モニタ データ LSB ニブル レジスタ0x0Dセクション 7.1.2.64
0x72BOOST_CFGブースト構成レジスタ0x00セクション 7.1.2.65
0x73MICBIAS_CFGMicbias 構成レジスタ0xA0セクション 7.1.2.66

7.1.2.1 PAGE_CFG レジスタ (アドレス = 0x0) [リセット = 0x00]

PAGE_CFG を表 7-106 に示します。

概略表に戻ります。

デバイスのメモリ マップは複数のページに分かれています。このレジスタはページを設定します。

表 7-106 PAGE_CFG レジスタ フィールドの説明
ビットフィールドタイプリセット説明
7-0PAGE[7:0]R/W00000000bこれらのビットは、デバイスのページを設定します。
0d = ページ 0
1d = ページ 1
2d ～ 254d = ページ 2 ～ ページ 254
255d = ページ 255

7.1.2.2 DSP_CFG0 レジスタ (アドレス = 0x3) [リセット = 0x00]

DSP_CFG0 を表 7-107 に示します。

概略表に戻ります。

このレジスタは、オンザフライ方式のフィルタ更新用の構成レジスタです。

表 7-107 DSP_CFG0 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7予約済みR0b予約済みビット。リセット値を書き込むのみ
6予約済みR0b予約済みビット。リセット値を書き込むのみ
5予約済みR0b予約済みビット。リセット値を書き込むのみ
4予約済みR0b予約済みビット。リセット値を書き込むのみ
3予約済みR0b予約済みビット。リセット値を書き込むのみ
2予約済みR0b予約済みビット。リセット値を書き込むのみ
1予約済みR0b予約済みビット。リセット値を書き込むのみ
0EN_BQ_OTF_CHGR/W0bバイクワッド設定の実行時変更を有効にします。
0D =オンザフライ バイクワッド変更を無効化
1d =オンザフライ バイクワッド変更を有効化

7.1.2.3 CLK_CFG0 レジスタ (アドレス = 0xD) [リセット = 0x00]

CLK_CFG0 を表 7-108 に示します。

概略表に戻ります。

このレジスタはクロック構成レジスタ 0 です。

表 7-108 CLK_CFG0 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7CNT_TGT_CFG_OVR_PASIR/W0bASI コントローラ ターゲット構成オーバーライド レジスタ
0d = PASI_CNT_CFG ビットに従うコントローラ ターゲット構成。
1D = PASI_CNT_CFG の標準動作をオーバーライドします。この場合、クロックの自動検出機能は使用できません。
PASI_CNT_CFG = 0：BCLK は入力ですが、FSYNCは出力です。
PASI_CNT_CFG = 1：BCLK は出力ですが、FSYNC は入力です。
6CNT_TGT_CFG_OVR_SASIR/W0bASI コントローラ ターゲット構成オーバーライド レジスタ
0d = SASI_CNT_CFG ビットに従うコントローラ ターゲット構成。
1D = SASI_CNT_CFG の標準動作をオーバーライドします。この場合、クロックの自動検出機能は使用できません。
SASI_CNT_CFG = 0：BCLK は入力ですが、FSYNC は出力です。
SASI_CNT_CFG = 1：BCLK は出力ですが、FSYNC は入力です。
5-3予約済みR0b予約済みビット。リセット値を書き込むのみ
2PASI_USE_INT_FSYNCR/W0bコントローラ モード構成でプライマリ内部 FSYNC を使用します。
0d = 外部 FSYNC を使用
1d = 内部 FSYNC を使用
1SASI_USE_INT_FSYNCR/W0bコントローラ モード構成で内部 FSYNC を二次的に使用する場合。
0d = 外部 FSYNC を使用
1d = 内部 FSYNC を使用
0予約済みR0b予約済みビット。リセット値を書き込むのみ

7.1.2.4 CHANNEL_CFG1 レジスタ (アドレス = 0xE) [リセット = 0x00]

CHANNEL_CFG1 を表 7-109 に示します。

概略表に戻ります。

これは、ADC チャネルのダイナミック パワーオン / パワーオフ構成レジスタです。

表 7-109 CHANNEL_CFG1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7FORCE_DYN_MODE_CUST_MAX_CHR/W0bADC 強制ダイナミック モード カスタム最大チャネル
0d = ダイナミック、最大チャネルは ADC_DYN_MAXCH_SEL
1d = ダイナミック モードでは、最大チャネルは DYN_MODE_CUST_MAX_CH としてカスタムです
6-3DYN_MODE_CUST_MAX_CH[3:0]R/W0000bADC 動的モード カスタム最大チャネル構成
[3]-> CH4_EN[2]
-> CH3_EN[1]
-> CH2_EN[0]-> CH1_EN
2-0予約済みR0b予約済みビット。リセット値のみを書き込み

7.1.2.5 SRC_CFG0 レジスタ (アドレス = 0x17) [リセット = 0x00]

SRC_CFG0 を表 7-110 に示します。

概略表に戻ります。

このレジスタは SRC の構成レジスタ 1 です。

表 7-110 SRC_CFG0 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7SRC_ENR/W0bSRC イネーブル構成
0b = SRC を無効化
1b = SRC を有効化
6DIS_AUTO_SRC_DETR/W0bSRC 自動検出構成
0b = SRC 自動検出が有効
1b = SRC 自動検出が無効
5-0予約済みR0b予約済みビット。リセット値を書き込むのみ

7.1.2.6 SRC_CFG1 レジスタ (アドレス = 0x18) [リセット = 0x00]

SRC_CFG1 を表 7-111 に示します。

概略表に戻ります。

このレジスタは SRC の構成レジスタ 2 です。

表 7-111 SRC_CFG1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7MAIN_FS_CUSTOM_CFGR/W0bメイン FS カスタム構成
0b = メイン FS が自動推論される
1b = MAIN_FS_SELECT_CFG からメイン Fs を選択する必要があります
6MAIN_FS_SELECT_CFGR/W0bメイン Fs 選択構成
0b = PASI Fs をメイン Fs として使用
1b = SASI Fs をメイン Fs として使用
5-3MAIN_AUX_RATIO_M_CUSTOM_CFG[2:0]R/W000bメインおよび補助 Fs 比率 m:n 構成
0d = m は自動推測される
1d = 1
2d = 2
3d = 3
4d = 4
5d = 予約済み
6d = 6
7d = 予約済み
2-0MAIN_AUX_RATIO_N_CUSTOM_CFG[2:0]R/W000bメインおよび補助 Fs 比率 m:n 構成
0d = n は自動推測される
1d = 1
2d = 2
3d = 3
4d = 4
5d = 予約済み
6d = 6
7d = 予約済み

7.1.2.7 LPAD_CFG1 レジスタ (アドレス = 0x1E) [リセット = 0x20]

LPAD_CFG1 を表 7-112 に示します。

概略表に戻ります。

このレジスタは、音声アクティビティ検出または超音波アクティビティ検出設定レジスタ 1 です。

表 7-112 LPAD_CFG1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-6LPAD_MODE[1:0]R/W00b自動 ADC のパワーアップ/パワーダウン構成の選択。
0D = ユーザーが開始する ADC パワーアップと ADC パワーダウン
1d = VAD / AD 割り込みに基づくADC パワーアップおよび ADC パワーダウン
2d = VAD/AD 割り込みに基づくADC パワーアップしたが、ユーザーは ADC パワーダウンを開始
3d = 予約済み
5-4LPAD_CH_SEL[1:0]R/W10bVAD チャネル選択。
0d =チャネル 1 は VAD/ADアクティビティ用に監視されます
1d = チャネル 2 は VAD/AD アクティビティ用に監視されます
2d = チャネル 3 は VAD/ADアクティビティ用に監視されます
3d =チャネル 4 は VAD/AD アクティビティ用に監視されます
3LPAD_DOUT_INT_CFGR/W0bDOUT 割り込み構成。
0D = 割り込み機能で DOUT ピンをイネーブルにしない
1d = チャネル データが記録されていないときに DOUT ピンをイネーブルにして割り込み出力をサポート
2予約済みR0b予約済みビット。リセット値を書き込むのみ
1LPAD_PD_DET_ENR/W0bVAD/UAD アクティビティ中の ASI 出力データをイネーブルにします。
0D = ADC 記録中 VAD/AD 処理が有効ではない
1d = ADC の記録中 VAD/AD 処理が有効であり、VAD 割り込みは設定されたとおりに生成されます
0予約済みR0b予約済みビット。リセット値を書き込むのみ

7.1.2.8 LPAD_LPSG_CFG1 レジスタ (アドレス = 0x20) [リセット = 0x00]

LPAD_LPSG_CFG1 を表 7-113 に示します。

概略表に戻ります。

このレジスタは、VAD/UAD/UAG の構成レジスタ 1 です。

表 7-113 LPAD_LPSG_CFG1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-6LPAD_LPSG_CLK_CFG[1:0]R/W00bVAD/UAD/UAG のクロック選択
0d = 内部発振器クロックを使用した VAD/UAD/UAG 処理
1d = BCLK 入力の外部クロックを使用した VAD/UAD/UAG 処理
2d = CCLK 入力の外部クロックを使用した VAD/UAD/UAG 処理
3d = ページ 0 の CNT_CFG、CLK_SRC、CLKGEN_CFG レジスタに基づくカスタム クロック構成
5-4LPAD_LPSG_EXT_CLK_CFG[1:0]R/W00bVAD/UAD/UAG 用の外部クロックを使用したクロック設定
0d = 外部クロックは 24.576MHz
1d = 外部クロックは 6.144 MHz (サポートされていません)
2d = 外部クロックは 12.288 MHz
3d = 外部クロックは 18.432MHz
3予約済みR0b予約済みビット。リセット値を書き込むのみ
2予約済みR0b予約済みビット。リセット値を書き込むのみ
1-0予約済みR0b予約済みビット。リセット値のみを書き込み

7.1.2.9 AGC_CFG レジスタ (アドレス = 0x24) [リセット = 0x00]

AGC_CFG を表 7-114 に示します。

概略表に戻ります。

このレジスタは AGC の構成レジスタ 2 です。

表 7-114 AGC_CFG レジスタ フィールドの説明
ビットフィールドタイプリセット説明
7AGC_CH1_ENR/W0bAGC チャネル 1 イネーブル構成
0d = ディスエーブル
1d = イネーブル
6AGC_CH2_ENR/W0bAGC チャネル 2 イネーブル構成
0d = ディスエーブル
1d = イネーブル
5AGC_CH3_ENR/W0bAGC チャネル 3 イネーブル構成
0d = ディスエーブル
1d = イネーブル
4AGC_CH4_ENR/W0bAGC チャネル 4 イネーブル構成
0d = ディスエーブル
1d = イネーブル
3予約済みR0b予約済みビット。リセット値を書き込むのみ
2予約済みR0b予約済みビット。リセット値を書き込むのみ
1予約済みR0b予約済みビット。リセット値を書き込むのみ
0予約済みR0b予約済みビット。リセット値を書き込むのみ

7.1.2.10 MIXER_CFG0 レジスタ (アドレス = 0x2C) [リセット = 0x00]

MIXER_CFG0 を表 7-115 に示します。

概略表に戻ります。

このレジスタはミキサ構成レジスタ 0 です。

表 7-115 MIXER_CFG0 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7予約済みR0b予約済みビット。リセット値を書き込むのみ
6EN_SIDE_CHAIN_MIXERR/W0bサイドチェーン ミキサを有効化
0b = 無効
1b = 有効
5EN_ADC_CHANNEL_MIXERをR/W0bADC チャネル ミキサを有効化
0b = 無効
1b = 有効
4EN_LOOPBACK_MIXERR/W0bループバック ミキサを有効化
0b = 無効
1b = 有効
3-0予約済みR0b予約済みビット。リセット値を書き込むのみ

7.1.2.11 INT_MASK0 レジスタ (アドレス = 0x2F) [リセット = 0xFF]

INT_MASK0 を表 7-116 に示します。

概略表に戻ります。

このレジスタは、割り込みマスク レジスタ 0 です。

表 7-116 INT_MASK0 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7INT_MASK0R/W1bクロック エラー割り込みマスク。
0b = マスクしない
1b = マスクする
6INT_MASK0R/W1bPLL ロック割り込みマスク。
0b = マスクしない
1b = マスクする
5INT_MASK0R/W1bブースト過熱割り込みマスク。
0b = マスクしない
1b = マスクする
4INT_MASK0R/W1bブースト過電流割り込みマスク。
0b = マスクしない
1b = マスクする
3INT_MASK0R/W1bブースト MO 割り込みマスク。
0b = マスクしない
1b = マスクする
2予約済みR0b予約済みビット。リセット値を書き込むのみ
1予約済みR0b予約済みビット。リセット値を書き込むのみ
0予約済みR0b予約済みビット。リセット値を書き込むのみ

7.1.2.12 INT_MASK1 レジスタ (アドレス = 0x30) [リセット = 0x0F]

INT_MASK1 を表 7-117 に示します。

概略表に戻ります。

このレジスタは、割り込みマスク レジスタ 1 です。

表 7-117 INT_MASK1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7INT_MASK1R/W0bチャネル 1（INP1/INM1）入力 DC 故障診断割り込みマスク。
0b = マスクしない
1b = マスクする
6INT_MASK1R/W0bチャネル 2 （INP2/INM2）入力 DC 故障診断割り込みマスク。
0b = マスクしない
1b = マスクする
5予約済みR0b予約済みビット。リセット値を書き込むのみ
4予約済みR0b予約済みビット。リセット値を書き込むのみ
3INT_MASK1R/W1bVBATIN 電圧が MICBIAS 電圧より低い場合、「VBATIN への短絡」を検出するための入力故障診断割り込みマスク。
0b = マスクしない
1b = マスクする
2予約済みR0b予約済みビット。リセット値を書き込むのみ
1予約済みR0b予約済みビット。リセット値を書き込むのみ
0予約済みR0b予約済みビット。リセット値を書き込むのみ

7.1.2.13 INT_MASK2 レジスタ (アドレス = 0x31) [リセット = 0x00]

INT_MASK2 を表 7-118 に示します。

概略表に戻ります。

このレジスタは、割り込みマスク レジスタ 2 です。

表 7-118 INT_MASK2 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7INT_MASK2R/W0b入力診断 - オープン入力故障割り込みマスク。
0b = マスクしない
1b = マスクする
6INT_MASK2R/W0b入力診断 - 入力短絡故障割り込みマスク。
0b = マスクしない
1b = マスクする
5INT_MASK2R/W0b入力診断 - GND への INP 短絡故障割り込みマスク。
0b = マスクしない
1b = マスクする
4INT_MASK2R/W0b入力診断 - GND への INM 短絡故障割り込みマスク。
0b = マスクしない
1b = マスクする
3INT_MASK2R/W0b入力診断 - INP が MICBIAS 故障割り込みマスクに短絡しています。
0b = マスクしない
1b = マスクする
2INT_MASK2R/W0b入力診断 - INM が MICBIAS 故障割り込みマスクに短絡しています。
0b = マスクしない
1b = マスクする
1INT_MASK2R/W0b入力診断 - VBATIN への INP 短絡故障割り込みマスク。
0b = マスクしない
1b = マスクする
0INT_MASK2R/W0b入力診断 - VBATIN への INM 短絡故障割り込みマスク。
0b = マスクしない
1b = マスクする

7.1.2.14 INT_MASK4 レジスタ (アドレス = 0x32) [リセット = 0x00]

INT_MASK4 を表 7-119 に示します。

概略表に戻ります。

このレジスタは、割り込みマスク レジスタ 4 です。

表 7-119 INT_MASK4 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7INT_MASK4R/W0bINP 過電圧故障マスク。
0b = マスクしない
1b = マスクする
6INT_MASK4R/W0bINM 過電圧故障マスク。
0b = マスクしない
1b = マスクする
5予約済みR0b予約済みビット。リセット値を書き込むのみ
4予約済みR0b予約済みビット。リセット値を書き込むのみ
3予約済みR0b予約済みビット。リセット値を書き込むのみ
2予約済みR0b予約済みビット。リセット値を書き込むのみ
1予約済みR0b予約済みビット。リセット値を書き込むのみ
0予約済みR0b予約済みビット。リセット値を書き込むのみ

7.1.2.15 INT_MASK5 レジスタ (アドレス = 0x33) [リセット = 0x30]

INT_MASK5 を表 7-120 に示します。

概略表に戻ります。

このレジスタは、割り込みマスク レジスタ 5 です。

表 7-120 INT_MASK5 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7INT_MASK5R/W0bGPA アップ スレッショルド フォルト マスク。
0b = マスクしない
1b = マスクする
6INT_MASK5R/W0bGPA の下限スレッショルド フォルト マスク。
0b = マスクしない
1b = マスクする
5INT_MASK5R/W1bVAD パワーアップ検出割り込みマスク。
0b = マスクしない
1b = マスクする
4INT_MASK5R/W1bVAD パワーダウン検出割り込みマスク。
0b = マスクしない
1b = マスクする
3INT_MASK5R/W0bMicbias 短絡故障マスク。
0b = マスクしない
1b = マスクする
2INT_MASK5R/W0bMicbias High 電流故障マスク。
0b = マスクしない
1b = マスクする
1INT_MASK5R/W0bMicbias Low 電流故障マスク。
0b = マスクしない
1b = マスクする
0INT_MASK5R/W0bMicbias 過電圧故障マスク。
0b = マスクしない
1b = マスクする

7.1.2.16 INT_LTCH0 レジスタ (アドレス = 0x34) [リセット = 0x00]

INT_LTCH0 を表 7-121 に示します。

概略表に戻ります。

このレジスタはラッチされた割り込み読み戻しレジスタ 0 です。

表 7-121 INT_LTCH0 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7INT_LTCH0R0bクロック エラー要因の割り込み（セルフ クリア ビット）。
0b = 割り込みなし
1b = 割り込みあり
6INT_LTCH0R0bPLL ロックによる割り込み（セルフ クリア ビット）
0b = 割り込みなし
1b = 割り込みあり
5INT_LTCH0R0bブースト温度超過による割り込み (セルフ クリア ビット)。
0b = 割り込みなし
1b = 割り込みあり
4INT_LTCH0R0bブースト過電流による割り込み (セルフ クリア ビット)。
0b = 割り込みなし
1b = 割り込みあり
3INT_LTCH0R0bブースト MO による割り込み。(セルフ クリア ビット)。
0b = 割り込みなし
1b = 割り込みあり
2予約済みR0b予約済みビット。リセット値を書き込むのみ
1予約済みR0b予約済みビット。リセット値を書き込むのみ
0予約済みR0b予約済みビット。リセット値を書き込むのみ

7.1.2.17 CHx_LTCH レジスタ (アドレス = 0x35) [リセット = 0x00]

CHx_LTCH を表 7-122 に示します。

概略表に戻ります。

このレジスタはチャネル レベルの診断ラッチ ステータス レジスタです。

表 7-122 AEQ_STATUS レジスタ フィールドの説明
ビットフィールドタイプリセット説明
7STS_CHx_LTCHR0b入力 CH1_LTCH (INP1/INM1) のステータス。
0b = 入力チャネル 1 で故障が発生していない
1b = 入力チャネル 1 で故障が発生している
6STS_CHx_LTCHR0b入力 CH2_LTCH (INP2/INM2) のステータス。
0b = 入力チャネル 2 で故障が発生していない
1b = 入力チャネル 2 で故障が発生している
5予約済みR0b予約済みビット。リセット値を書き込むのみ
4予約済みR0b予約済みビット。リセット値を書き込むのみ
3STS_CHx_LTCHR0b「VBATIN が MICBIAS 未満のときに VBATIN への短絡障害が検出されました」故障ステータス
0b = VBATIN が MICBIAS より小さい場合の VBATIN への短絡故障がどのチャネルでも発生していない
1b = VBATIN が MICBIAS より小さい場合、少なくとも一つのチャネルで VBATIN への短絡故障が発生している
2予約済みR0b予約済みビット。リセット値を書き込むのみ
1予約済みR0b予約済みビット。リセット値を書き込むのみ
0予約済みR0b予約済みビット。リセット値を書き込むのみ

7.1.2.18 IN_CH1_LTCH レジスタ (アドレス = 0x36) [リセット = 0x00]

IN_CH1_LTCH を表 7-123 に示します。

概略表に戻ります。

このレジスタは、チャネル 1 入力 DC フォルト診断用のラッチ ステータス レジスタです。

表 7-123 IN_CH1_LTCH レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7IN_CH1_LTCHR0b入力チャネル 1 (INP1/INM1) オープン入力 (セルフ クリア ビット)。
0b =オープン入力なし
1b =オープン入力
6IN_CH1_LTCHR0b入力チャネル 1 (INP1/INM1) 入力短絡 (セルフ クリア ビット)。
0b =入力短絡なし
1b =入力が互いに短絡している
5IN_CH1_LTCHR0b入力チャネル 1 INP が GND に短絡 (セルフ クリア ビット)。
0b = INP は GND に短絡していない
1b = INP は GND に短絡している
4IN_CH1_LTCHR0b入力チャネル 1 INM1 が GND に短絡 (セルフ クリア ビット)。
0b = INM は GND に短絡していない
1b = INM は GND に短絡している
3IN_CH1_LTCHR0b入力チャネル 1 INP1 が MICBIAS に短絡 (セルフ クリア ビット)。
0b = INP は MICBIAS に短絡していない
1b = INP は MICBIASD に短絡している
2IN_CH1_LTCHR0b入力チャネル 1 INM1 が MICBIAS に短絡 (セルフ クリア ビット)。
0b = INM は MICBIAS に短絡していない
1b = INM は MICBIASD に短絡している
1IN_CH1_LTCHR0b入力チャネル 1 INP1 が VBATIN に短絡 (セルフ クリア ビット)。
0b = INP は VBATIN に短絡していない
1b = INP は VBATIN に短絡している
0IN_CH1_LTCHR0b入力チャネル 1 INM1 が VBATIN に短絡 (セルフ クリア ビット)。
0b = INM は VBATIN に短絡していない
1b = INM は VBATIN に短絡している

7.1.2.19 IN_CH2_LTCH レジスタ (アドレス = 0x37) [リセット = 0x00]

IN_CH2_LTCH を表 7-124 に示します。

概略表に戻ります。

このレジスタは、チャネル 2 入力 DC フォルト診断用のラッチ ステータス レジスタです。

表 7-124 IN_CH2_LTCH レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7IN_CH2_LTCHR0b入力チャネル 2 (INP2/INM2) オープン入力 (セルフ クリア ビット)。
0b =オープン入力なし
1b =オープン入力
6IN_CH2_LTCHR0b入力チャネル 2 (INP2/INM2) 入力短絡 (セルフ クリア ビット)。
0b =入力短絡なし
1b =入力が互いに短絡している
5IN_CH2_LTCHR0b入力チャネル 2 INP2 が GND に短絡 (セルフ クリア ビット)。
0b = INP は GND に短絡していない
1b = INP は GND に短絡している
4IN_CH2_LTCHR0b入力チャネル 2 INM2 が GND に短絡 (セルフ クリア ビット)。
0b = INM は GND に短絡していない
1b = INM は GND に短絡している
3IN_CH2_LTCHR0b入力チャネル 2 INP2 が MICBIAS に短絡 (セルフ クリア ビット)。
0b = INP は MICBIAS に短絡していない
1b = INP は MICBIASD に短絡している
2IN_CH2_LTCHR0b入力チャネル 2 INM2 が MICBIAS に短絡 (セルフ クリア ビット)。
0b = INM は MICBIAS に短絡していない
1b = INM は MICBIASD に短絡している
1IN_CH2_LTCHR0b入力チャネル 2 INP2 が VBATIN に短絡 (セルフ クリア ビット)。
0b = INP は VBATIN に短絡していない
1b = INP は VBATIN に短絡している
0IN_CH2_LTCHR0b入力チャネル 2 INM2 が VBATIN に短絡 (セルフ クリア ビット)。
0b = INM は VBATIN に短絡していない
1b = INM は VBATIN に短絡している

7.1.2.20 ADC_CHx_OVRLD レジスタ (アドレス = 0x38) [リセット = 0x00]

ADC_CHx_OVRLD を表 7-125 に示します。

概略表に戻ります。

このレジスタは ADC 過負荷故障検出マスク レジスタです。

表 7-125 ADC_CHx_OVRLD レジスタ フィールドの説明
ビットフィールドタイプリセット説明
7予約済みR0b予約済みビット。リセット値を書き込むのみ
6予約済みR0b予約済みビット。リセット値を書き込むのみ
5予約済みR0b予約済みビット。リセット値を書き込むのみ
4予約済みR0b予約済みビット。リセット値を書き込むのみ
3MASK_ADC_CH1_OVRLD_FLAGR/W0bADC CH1 OVRLD 故障マスク。
0b = マスクしない
1b = マスクする
2MASK_ADC_CH2_OVRLD_FLAGR/W0bADC CH2 OVRLD 故障マスク。
0b = マスクしない
1b = マスクする
1-0予約済みR0b予約済みビット。リセット値を書き込むのみ

7.1.2.21 OUT_CH2_LTCH レジスタ (アドレス = 0x39) [リセット = 0x00]

OUT_CH2_LTCH を表 7-126 に示します。

概略表に戻ります。

このレジスタは、チャネル 2 出力 DC フォルト診断用のラッチ ステータス レジスタです。

表 7-126 OUT_CH2_LTCH レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7予約済みR0b予約済みビット。リセット値を書き込むのみ
6予約済みR0b予約済みビット。リセット値を書き込むのみ
5予約済みR0b予約済みビット。リセット値を書き込むのみ
4予約済みR0b予約済みビット。リセット値を書き込むのみ
3-2予約済みR0b予約済みビット。リセット値を書き込むのみ
1MASK_AREG_SC_FLAGR/W0bAREG SC フォルト マスク。
0b = マスクしない
1b = マスクする
0AREG_SC_FLAG_LTCHR0bAREG SC フォルト（セルフ クリア ビット）。
0b = AREG 短絡フォルトなし
1b = AREG 短絡フォルトあり

7.1.2.22 INT_LTCH1 レジスタ (アドレス = 0x3A) [リセット = 0x00]

INT_LTCH1 を表 7-127 に示します。

概略表に戻ります。

これは、ラッチ割り込み読み戻し用のレジスタ 1 です。

表 7-127 INT_LTCH1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7INT_LTCH1R0bチャネル1 INP1過電圧 (セルフ クリア ビット)。
0b = INP過電圧故障なし
1b = INP過電圧故障が発生
6INT_LTCH1R0bチャネル1 INM1過電圧 (セルフ クリア ビット)。
0b = INM過電圧故障なし
1b = INM過電圧故障が発生
5INT_LTCH1R0bチャネル 2 INP2 過電圧 (セルフ クリア ビット)。
0b = INP過電圧故障なし
1b = INP過電圧故障が発生
4INT_LTCH1R0bチャネル 2 INM2 過電圧 (セルフ クリア ビット)。
0b = INM過電圧故障なし
1b = INM過電圧故障が発生
3INT_LTCH1R0bヘッドセット挿入検出による割り込み（セルフ クリア ビット）。
0b = 割り込みなし
1b = 割り込みあり
2INT_LTCH1R0bヘッドセット削除検出による割り込み（セルフ クリア ビット）。
0b = 割り込みなし
1b = 割り込みあり
1INT_LTCH1R0bヘッドセット フック（ボタン）による割り込み（セルフ クリア ビット）。
0b = 割り込みなし
1b = 割り込みあり
0INT_LTCH1R0bMIPS 超負荷による割り込み (セルフ クリア ビット)
0b = 割り込みなし
1b = 割り込みあり

7.1.2.23 INT_LTCH2 レジスタ (アドレス = 0x3B) [リセット = 0x00]

INT_LTCH2 を表 7-128 に示します。

概略表に戻ります。

これは、ラッチ割り込み読み戻し用のレジスタ 2 です。

表 7-128 INT_LTCH2 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7INT_LTCH2R0bGPA アップ スレッショルド フォルト要因の割り込み（セルフ クリア ビット）。
0b = 割り込みなし
1b = 割り込みあり
6INT_LTCH2R0bGPA LOW スレッショルド フォルトによる割り込み（セルフ クリア ビット）
0b = 割り込みなし
1b = 割り込み
5INT_LTCH2R0bVAD 電源オン検出要因の割り込み（セルフ クリア ビット）。
0b = 割り込みなし
1b = 割り込みあり
4INT_LTCH2R0bVAD パワーダウン検出要因の割り込み（セルフ クリア ビット）。
0b = 割り込みなし
1b = 割り込みあり
3INT_LTCH2R0bMicbias 短絡状態による割り込み (セルフ クリア ビット)。)
0b = 割り込みなし
1b = 割り込み
2INT_LTCH2R0bMicbias High 電流故障による割り込み (セルフ クリア ビット)。
0b = 割り込みなし
1b = 割り込みあり
1INT_LTCH2R0bMicbias Low 電流故障による割り込み (セルフ クリア ビット)
0b = 割り込みなし
1b = 割り込み
0INT_LTCH2R0bMicbias 過電圧故障による割り込み (セルフ クリア ビット)。
0b = 割り込みなし
1b = 割り込みあり

7.1.2.24 INT_LIVE0 レジスタ (アドレス = 0x3C) [リセット = 0x00]

INT_LIVE0 を表 7-129 に示します。

概略表に戻ります。

これは、ライブ割り込み読み戻しのレジスタ 0 です。

表 7-129 INT_LIVE0 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7INT_LIVE0R0bクロック エラー要因の割り込み
0b = 割り込みなし
1b = 割り込みあり
6INT_LIVE0R0bPLL のミュートによる割り込み
0b = 割り込みなし
1b = 割り込みあり
5INT_LIVE0R0bブースト過熱による割り込み。
0b = 割り込みなし
1b = 割り込みあり
4INT_LIVE0R0bブースト過電流による割り込み
0b = 割り込みなし
1b = 割り込みあり
3INT_LIVE0R0bブースト MO による割り込み。。.
0b = 割り込みなし
1b = 割り込みあり
2予約済みR0b予約済みビット。リセット値を書き込むのみ
1予約済みR0b予約済みビット。リセット値を書き込むのみ
0予約済みR0b予約済みビット。リセット値を書き込むのみ

7.1.2.25 CHx_LIVE レジスタ (アドレス = 0x3D) [リセット = 0x00]

CHx_LIVE を表 7-130 に示します。

概略表に戻ります。

このレジスタはチャネル レベル診断ライブ ステータス レジスタです。

表 7-130 CHx_LIVE レジスタ フィールドの説明
ビットフィールドタイプリセット説明
7STS_CHx_LIVER0b入力 CH1_LIVE (INP1/INM1) のステータス。
0b = 入力チャネル 1 で故障が発生していない
1b = 入力チャネル 1 で故障が発生している
6STS_CHx_LIVER0b入力 CH2_LIVE (INP2/INM2) のステータス。
0b = 入力チャネル 2 で故障が発生していない
1b = 入力チャネル 2 で故障が発生している
5予約済みR0b予約済みビット。リセット値を書き込むのみ
4予約済みR0b予約済みビット。リセット値を書き込むのみ
3STS_CHx_LIVER0b「VBATIN が MICBIAS 未満のときに VBATIN への短絡障害が検出されました」故障ステータス
0b = VBATIN が MICBIAS より小さい場合の VBATIN への短絡故障がどのチャネルでも発生していない
1b = VBATIN が MICBIAS より小さい場合、少なくとも一つのチャネルで VBATIN への短絡故障が発生している
2予約済みR0b予約済みビット。リセット値を書き込むのみ
1予約済みR0b予約済みビット。リセット値を書き込むのみ
0予約済みR0b予約済みビット。リセット値を書き込むのみ

7.1.2.26 IN_CH1_LIVE レジスタ (アドレス = 0x3E) [リセット = 0x00]

IN_CH1_LIVE を表 7-131 に示します。

概略表に戻ります。

このレジスタは、チャネル 1 入力 DC 故障診断用のライブ ステータス レジスタです。

表 7-131 IN_CH1_LIVE レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7IN_CH1_LIVER0b入力チャネル 1 (INP1/INM1) オープン入力。
0b =オープン入力なし
1b =オープン入力
6IN_CH1_LIVER0b入力チャネル 1 (INP1/INM1) 入力短絡。
0b =入力短絡なし
1b =入力が互いに短絡している
5IN_CH1_LIVER0b入力チャネル 1 INP1 が GND に短絡。
0b = INP は GND に短絡していない
1b = INP は GND に短絡している
4IN_CH1_LIVER0b入力チャネル 1 INM1 が GND に短絡。
0b = INM は GND に短絡していない
1b = INM は GND に短絡している
3IN_CH1_LIVER0b入力チャネル 1 INP1 が MICBIAS に短絡。
0b = INP は MICBIAS に短絡していない
1b = INP は MICBIASD に短絡している
2IN_CH1_LIVER0b入力チャネル 1 INM1 が MICBIAS に短絡。
0b = INM は MICBIAS に短絡していない
1b = INM は MICBIASD に短絡している
1IN_CH1_LIVER0b入力チャネル 1 INP1 が VBATIN に短絡。
0b = INP は VBATIN に短絡していない
1b = INP は VBATIN に短絡している
0IN_CH1_LIVER0b入力チャネル 1 INM1 が VBATIN に短絡。
0b = INM は VBATIN に短絡していない
1b = INM は VBATIN に短絡している

7.1.2.27 IN_CH2_LIVE レジスタ (アドレス = 0x3F) [リセット = 0x00]

IN_CH2_LIVE を表 7-132 に示します。

概略表に戻ります。

このレジスタは、チャネル 2 入力 DC 故障診断用のライブ ステータス レジスタです。

表 7-132 IN_CH2_LIVE レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7IN_CH2_LIVER0b入力チャネル 2 (INP2/INM2) オープン入力。
0b =オープン入力なし
1b =オープン入力
6IN_CH2_LIVER0b入力チャネル 2 (INP2/INM2) 入力短絡。
0b =入力短絡なし
1b =入力が互いに短絡している
5IN_CH2_LIVER0b入力チャネル 2 INP2 が GND に短絡。
0b = INP は GND に短絡していない
1b = INP は GND に短絡している
4IN_CH2_LIVER0b入力チャネル 2 INM2 が GND に短絡。
0b = INM は GND に短絡していない
1b = INM は GND に短絡している
3IN_CH2_LIVER0b入力チャネル 2 INP2 が MICBIAS に短絡。
0b = INP は MICBIAS に短絡していない
1b = INP は MICBIASD に短絡している
2IN_CH2_LIVER0b入力チャネル 2 INM2 が MICBIAS に短絡。
0b = INM は MICBIAS に短絡していない
1b = INM は MICBIASD に短絡している
1IN_CH2_LIVER0b入力チャネル 2 INP2 が VBATIN に短絡。
0b = INP は VBATIN に短絡していない
1b = INP は VBATIN に短絡している
0IN_CH2_LIVER0b入力チャネル 2 INM2 が VBATIN に短絡。
0b = INM は VBATIN に短絡していない
1b = INM は VBATIN に短絡している

7.1.2.28 INT_LIVE1 レジスタ (アドレス = 0x42) [リセット = 0x00]

INT_LIVE1 を表 7-133 に示します。

概略表に戻ります。

これは、ライブ割り込み読み戻しのレジスタ 1 です。

表 7-133 INT_LIVE1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7INT_LIVE1R0bチャネル 1 INP1過電圧。
0b = INP過電圧故障なし
1b = INP過電圧故障が発生
6INT_LIVE1R0bチャネル 1 INM1過電圧。
0b = INM過電圧故障なし
1b = INM過電圧故障が発生
5INT_LIVE1R0bチャネル 2 INP2 過電圧。
0b = INP過電圧故障なし
1b = INP過電圧故障が発生
4INT_LIVE1R0bチャネル 2 INM2 過電圧。
0b = INM過電圧故障なし
1b = INM過電圧故障が発生
3予約済みR0b予約済みビット。リセット値を書き込むのみ
2予約済みR0b予約済みビット。リセット値を書き込むのみ
1予約済みR0b予約済みビット。リセット値を書き込むのみ
0予約済みR0b予約済みビット。リセット値を書き込むのみ

7.1.2.29 INT_LIVE2 レジスタ (アドレス = 0x43) [リセット = 0x00]

INT_LIVE2 を表 7-134 に示します。

概略表に戻ります。

これは、ライブ割り込み読み戻しのレジスタ 2 です。

表 7-134 INT_LIVE2 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7INT_LIVE2R0bGPA アップ スレッショルド障害要因の割り込み。
0b = 割り込みなし
1b = 割り込みあり
6INT_LIVE2R0bGPA LOW スレッショルド フォルトによる割り込み
0b = 割り込みなし
1b = 割り込み
5INT_LIVE2R0bVAD のパワーアップ検出による割り込み。
0b = 割り込みなし
1b = 割り込みあり
4INT_LIVE2R0bVAD のパワーダウン検出による割り込み。
0b = 割り込みなし
1b = 割り込みあり
3INT_LIVE2R0bMicbias 短絡状態による割り込み
0b = 割り込みなし
1b = 割り込み
2INT_LIVE2R0bMicbias High 電流故障による割り込み。
0b = 割り込みなし
1b = 割り込みあり
1INT_LIVE2R0bMicbias Low 電流故障による割り込み
0b = 割り込みなし
1b = 割り込み
0INT_LIVE2R0bMicbias 過電圧故障による割り込み 。
0b = 割り込みなし
1b = 割り込みあり

7.1.2.30 DIAG_CFG0 レジスタ (アドレス = 0x46) [リセット = 0x00]

DIAG_CFG0 を表 7-135 に示します。

概略表に戻ります。

これは、入力診断構成レジスタ 0 です。

表 7-135 DIAG_CFG0 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7IN_CH1_DIAG_ENR/W0bチャネル 1 入力 (IN1P および IN1M) 診断スキャン
0b =診断無効
1b =診断有効
6IN_CH2_DIAG_ENR/W0bチャネル 2 入力 (IN2P および IN2M) 診断スキャン
0b =診断無効
1b =診断有効
5INCL_SE_INMR/W0bシングルエンド構成の INxMピン 診断スキャン選択
0b = シングルエンド チャネルの INxMピン は診断から除外される
1b = シングルエンド チャネルの INxM ピンは診断用に含まれる
4INCL_AC_COUPR/W0bAC 結合チャネル ピン診断のためのスキャン選択
0b = AC 結合チャネルの INxP および INxM ピンは診断から除外される
1b = AC 結合チャネルの INxP および INxM ピンは診断用に含まれる
3予約済みR0b予約済みビット。リセット値を書き込むのみ
2予約済みR0b予約済みビット。リセット値を書き込むのみ
1予約済みR0b予約済みビット。リセット値を書き込むのみ
0予約済みR0b予約済みビット。リセット値を書き込むのみ

7.1.2.31 DIAG_CFG1 レジスタ (アドレス = 0x47) [リセット = 0x37]

DIAG_CFG1 を表 7-136 に示します。

概略表に戻ります。

これは、入力診断構成レジスタ 1 です。

表 7-136 DIAG_CFG1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-4DIAG_SHT_TERM[3:0]R/W0011bINxP および INxM 端子短絡検出スレッショルド
0d = INxP および INxM 端子短絡検出スレッショルド値は 0mV
1d = INxP および INxM 端子短絡検出スレッショルド値は 30mV
2d = INxP および INxM 端子短絡検出スレッショルド値は 60mV
10d ～ 13d = INxP および INxM 端子短絡検出スレッショルド値は構成に拠る
14d = INxP および INxM 端子短絡検出スレッショルド値は 420mV
15d = INxP および INxM 端子短絡検出スレッショルド値は 450mV
3-0DIAG_SHT_VBAT_IN[3:0]R/W0111bVBATIN への短絡検出スレッショルド
0d = VBATIN への短絡検出スレッショルドは 0mV
1d = VBATIN への短絡検出スレッショルドは 30mV
2d = VBATIN への短絡検出スレッショルドは 60mV
10d ～ 13d = VBATIN への短絡検出スレッショルドは構成に拠る
14d = VBATIN への短絡検出スレッショルドは 420mV
15d = VBATIN への短絡検出スレッショルドは 450mV

7.1.2.32 DIAG_CFG2 レジスタ (アドレス = 0x48) [リセット = 0x87]

DIAG_CFG2 を表 7-137 に示します。

概略表に戻ります。

これは、入力診断構成レジスタ 2 です。

表 7-137 DIAG_CFG2 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-4DIAG_SHT_GND[3:0]R/W1000bGND への短絡検出スレッショルド
0d = GND への短絡検出スレッショルドは 0mV
1d = GND への短絡検出スレッショルドは 60mV
2d = GND への短絡検出スレッショルドは 120mV
10d ～ 13d = GND への短絡検出スレッショルドは構成に拠る
14d = GND への短絡検出スレッショルドは 840mV
15d = GND への短絡検出スレッショルドは 900mV
3-0DIAG_SHT_MICBIAS[3:0]R/W0111bMICBIAS への短絡検出スレッショルド
0d = MICBIAS への短絡検出スレッショルドは 0mV
1d = MICBIAS への短絡検出スレッショルドは 30mV
2d = MICBIAS への短絡検出スレッショルドは 60mV
10d ～ 13d = MICBIAS への短絡検出スレッショルドは構成に拠る
14d = MICBIAS への短絡検出スレッショルドは 420mV
15d = MICBIAS への短絡検出スレッショルドは 450mV

7.1.2.33 DIAG_CFG4 レジスタ (アドレス = 0x4A) [リセット = 0xB8]

DIAG_CFG4 を表 7-138 に示します。

概略表に戻ります。

これは、入力診断構成レジスタ 4 です。

表 7-138 DIAG_CFG4 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-6予約済みR0b予約済みビット。リセット値のみを書き込み
5-4予約済みR0b予約済みビット。リセット値のみを書き込み
3-2FAULT_DBNCE_SEL[1:0]R/W10bすべての故障のデバウンス カウント (VBATIN < Micbias の場合は VBATIN 短絡を除く)
0b = 誤った故障検出を除外するためのデバウンス カウントは16
1b = 誤った故障検出を除外するためのデバウンス カウントは 8
2b = 誤った故障検出を除外するためのデバウンスカウントは 4
3b = デバウンス カウントなし
1VSHORT_DBNCER/W0bVBATN 短絡デバウンス カウント
0b = 誤った故障検出を除外するためのデバウンス カウントは 16
1b = 誤った故障検出を除外するためのデバウンス カウントは 8
0DIAG_2X_THRESR/W0b診断スレッショルド範囲スケール
0d = スレッショルドは構成どおり
1d = すべての構成スレッショルドが 2 倍に拡大

7.1.2.34 DIAG_CFG5 レジスタ (アドレス = 0x4B) [リセット = 0x00]

DIAG_CFG5 を表 7-139 に示します。

概略表に戻ります。

これは、入力診断構成レジスタ 5 です。

表 7-139 DIAG_CFG5 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-6予約済みR0b予約済みビット。リセット値のみを書き込み
5予約済みR0b予約済みビット。リセット値を書き込むのみ
4予約済みR0b予約済みビット。リセット値を書き込むのみ
3予約済みR0b予約済みビット。リセット値を書き込むのみ
2-0予約済みR0b予約済みビット。リセット値のみを書き込み

7.1.2.35 DIAG_CFG6 レジスタ (アドレス = 0x4C) [リセット = 0xA2]

DIAG_CFG6 を表 7-140 に示します。

概略表に戻ります。

これは、入力診断構成レジスタ 6 です。

表 7-140 DIAG_CFG6 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-0MBIAS_HIGH_CURR_THRS[7:0]R/W10100010bMicbias High 電流故障診断のスレッショルド
デフォルト = ～ 18mA
Nd = ((0.9´(N*16)/4095)-0´2)x48.46154 (mA)

7.1.2.36 DIAG_CFG7 レジスタ (アドレス = 0x4D) [リセット = 0x48]

DIAG_CFG7 を表 7-141 に示します。

概略表に戻ります。

これは、入力診断構成レジスタ 7 です。

表 7-141 DIAG_CFG7 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-0MBIAS_LOW_CURR_THRS[7:0]R/W01001000bMicbias Low 電流故障診断のスレッショルド
デフォルト = ～ 2.6mA
Nd = ((0.9´(N*16)/4095)-0´2)x48.46154 (mA)

7.1.2.37 DIAG_CFG8 レジスタ (アドレス = 0x4E) [リセット = 0xBA]

DIAG_CFG8 を表 7-142 に示します。

概略表に戻ります。

これは、入力診断構成レジスタ 8 です。

表 7-142 DIAG_CFG8 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-0GPA_UP_THRS_FLT_THRES[7:0]R/W10111010b汎用アナログ上限スレッショルド
デフォルト = ～ 2.6V
nd = ((0.9´(N*16)/4095)-0´225)x6 (V)

7.1.2.38 DIAG_CFG9 レジスタ (アドレス = 0x4F) [リセット = 0x4B]

DIAG_CFG9 を表 7-143 に示します。

概略表に戻ります。

これは、入力診断構成レジスタ 9 です。

表 7-143 DIAG_CFG9 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-0GPA_LOW_THRS_FLT_THRES[7:0]R/W01001011b汎用アナログ下限スレッショルド
デフォルト = ～ 0.2V
nd =（0.9′（N * 16）/4095）- 0′225）x6（V）

7.1.2.39 DIAG_CFG10 レジスタ (アドレス = 0x50) [リセット = 0x88]

DIAG_CFG10 を表 7-144 に示します。

概略表に戻ります。

これは、入力診断構成レジスタ 10 です。

表 7-144 DIAG_CFG10 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7PD_MBIAS_SHRT_CKT_FLTR/W1b短絡故障時の Micbias バイアスのパワーオフ構成
0b = 故障発生時に変化なし
1b = 故障発生時に Micbias は無効化
6PD_MBIAS_HIGH_CURR_FLTR/W0bHigh 電流故障時の Micbias バイアスのパワーオフ構成
0b = 故障発生時に変化なし
1b = 故障発生時に Micbias は無効化
5PD_MBIAS_LOW_CURR_FLTR/W0bLow 電流故障時の Micbias バイアスのパワーオフ構成
0b = 故障発生時に変化なし
1b = 故障発生時に Micbias は無効化
4PD_MBIAS_OV_FLTR/W0bHigh 電圧故障時の Micbias バイアスのパワーオフ構成
0b = 故障発生時に変化なし
1b = 故障発生時に Micbias は無効化
3PD_MBIAS_OT_FLTR/W1b過熱故障時の Micbias バイアスのパワーオフ構成
0b = 故障発生時に変化なし
1b = 故障発生時に Micbias は無効化
2MAN_RCV_PD_FLT_CHKR/W0b手動復帰 (self clear bit)
0b = 影響なし
1b = 故障ステータスを再確認し、チャネルに故障がない場合はチャネルの電源を再投入します。
1MBIAS_FLT_AUTO_REC_ENR/W0b故障時の Micbias PD 自動復帰有効化
0d = Micbias 故障からの自動復帰を無効化
1d =自動復帰有効化
0MICBIAS_SHRT_CKT_DET_DISR/W0bMicbias 短絡検出構成
0b = 有効
1b = 無効

7.1.2.40 DIAG_CFG11 レジスタ (アドレス = 0x51) [リセット = 0x40]

DIAG_CFG11 を表 7-145 に示します。

概略表に戻ります。

これは、入力診断構成レジスタ 11 です。

表 7-145 DIAG_CFG11 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-5SAFEBAND_MBIAS_OV_FLT[2:0]R/W010bMicbias 過電圧故障の下限の安全帯域構成
0 = 安全帯域なし
1 = 30mV 安全帯域 (9b lvl で 1LSb)
2 = 60mV 安全帯域 (9b lvl で 2Lsb)
3-7 = N * 30mV
4-0予約済みR0b予約済みビット。リセット値のみを書き込み

7.1.2.41 DIAG_CFG12 レジスタ (アドレス = 0x52) [リセット = 0x44]

DIAG_CFG12 を表 7-146 に示します。

概略表に戻ります。

これは、入力診断構成レジスタ 12 です。

表 7-146 DIAG_CFG12 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-5SAFEBAND_INx_MBIAS_FLT[2:0]R/W010bMicbias 過電圧故障の上限の安全帯域構成
0 = 安全帯域なし
1 = 30mV 安全帯域 (9b lvl で 1LSb)
2 = 60mV 安全帯域 (9b lvl で 2Lsb)
3-7 = N * 30mV
4-2SAFEBAND_INx_OV_FLT[2:0]R/W001bINx 過電圧故障の安全帯域構成
0 = 安全帯域なし
1 = 30mV 安全帯域 (9b lvl で 2Lsb)
2-7 = N*30mV
1-0予約済みR0b予約済みビット。リセット値のみを書き込み

7.1.2.42 DIAG_CFG13 レジスタ (アドレス = 0x53) [リセット = 0x00]

DIAG_CFG13 を表 7-147 に示します。

概略表に戻ります。

これは、入力診断構成レジスタ 13 です。

表 7-147 DIAG_CFG13 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7DIAG_FORCE_ENR/W0bDiag VBAT、Micbias、Micbias Load、温度の自動 / 手動有効化の設定
0b = 自動有効化 (DIAG_CFG0で少なくとも一つの入力チャネル診断が有効になっている場合は自動的に有効化されます)
1b = DIAG_CFG13 レジスタに基づく手動の有効化 / 無効化
6DIAG_EN_MICBIAS_LOADR/W0b診断用の Micbias 電流 / 負荷チャネルの有効化、DIAG_FORCE_EN = 1 の場合に有効
0b = 診断無効
1b = 診断有効
5DIAG_EN_MICBIASR/W0b診断用 Micbias チャネルの有効化、DIAG_FORCE_EN = 1 の場合に有効
0b = 診断無効
1b = 診断有効
4DIAG_EN_VBATR/W0b診断用 VBAT チャネルの有効化、DIAG_FORCE_EN = 1 の場合に有効
0b = 診断無効
1b = 診断有効
3DIAG_EN_TEMP_SENSER/W0b診断用温度検出チャネルの有効化、DIAG_FORCE_EN = 1 の場合に有効
0b = 診断無効
1b = 診断有効
2DIAG_EN_AVDDR/W0b診断用 AVDD チャネルの有効化
0b = 診断が有効
1b = 診断が有効
1DIAG_EN_GPAR/W0b診断用 GPA チャネルの有効化
0b = 診断が有効
1b = 診断が有効
0予約済みR0b予約済みビット。リセット値を書き込むのみ

7.1.2.43 DIAG_CFG14 レジスタ (アドレス = 0x54) [リセット = 0x48]

DIAG_CFG14 を表 7-148 に示します。

概略表に戻ります。

これは、入力診断構成レジスタ 14 です。

表 7-148 DIAG_CFG14 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7予約済みR0b予約済みビット。リセット値を書き込むのみ
6-5AVDD_FILT_SEL[1:0]R/W10bAVDD フィルタ選択
0d = 3.5MHz
1d = 200kHz
2d = 100kHz
3d =フィルタなし
4予約済みR0b予約済みビット。リセット値を書き込むのみ
3-2VBAT_FILT_SEL[1:0]R/W10bVBAT フィルタ選択
0d = 3.5MHz
1d = 200kHz
2d = 100kHz
3d =フィルタなし
1予約済みR0b予約済みビット。リセット値を書き込むのみ
0VBAT_SHRT_FLTR/W0bINx から VBAT への短絡構成
0 = INx 過電圧と INx の VBAT への短絡は分離
1 = INx 過電圧と INx の VBAT への短絡は、VBAT 短絡故障として一緒に発生

7.1.2.44 DIAGDATA_CFG レジスタ (アドレス = 0x55) [リセット = 0x00]

DIAGDATA_CFG を表 7-149 に示します。

概略表に戻ります。

このレジスタは、入力診断データ構成レジスタです。

表 7-149 DIAGDATA_CFG レジスタ フィールドの説明
ビットフィールドタイプリセット説明
7-4予約済みR0b予約済みビット。リセット値のみを書き込み
3予約済みR0b予約済みビット。リセット値を書き込むのみ
2予約済みR0b予約済みビット。リセット値を書き込むのみ
1OVRD_VBAT_TEMP_DATAR/W0bVBAT データと温度データをオーバーライド
0b = オーバーライド無効
1b = オーバーライド有効
0HOLD_SAR_DATAR/W0bレジスタの読み戻し中に SAR データ更新をホールド
0b = データ更新はホールドされず、データ レジスタは連続的に更新
1b = データ更新をホールドし、データ レジスタの読み戻しを実行

7.1.2.45 DIAG_MON_MSB_VBAT レジスタ (アドレス = 0x56) [リセット = 0x00]

DIAG_MON_MSB_VBAT を表 7-150 に示します。

概略表に戻ります。

このレジスタは診断用 SAR VBATIN モニタ データの MSB バイト レジスタです。

表 7-150 DIAG_MON_MSB_VBAT レジスタ フィールドの説明
ビットフィールドタイプリセット説明
7-0DIAG_MON_MSB_VBAT[7:0]R00000000b診断 SAR モニタ データ MSB バイト

7.1.2.46 DIAG_MON_LSB_VBAT レジスタ (アドレス = 0x57) [リセット = 0x00]

DIAG_MON_LSB_VBAT を表 7-151 に示します。

概略表に戻ります。

このレジスタは診断用 SAR VBATIN モニタ データの LSB ニブル レジスタです。

表 7-151 DIAG_MON_LSB_VBAT レジスタ フィールドの説明
ビットフィールドタイプリセット説明
7-4DIAG_MON_LSB_VBAT[3:0]R0000b診断用 SAR モニタ データ LSB ニブル
3-0Channel[3:0]R0000bチャネル ID

7.1.2.47 DIAG_MON_MSB_MBIAS レジスタ (アドレス = 0x58) [リセット = 0x00]

DIAG_MON_MSB_MBIAS を表 7-152 に示します。

概略表に戻ります。

このレジスタは診断 SAR MICBIAS モニタ データ MSB バイト レジスタです。

表 7-152 DIAG_MON_MSB_MBIAS レジスタ フィールドの説明
ビットフィールドタイプリセット説明
7-0DIAG_MON_MSB_MBIAS[7:0]R00000000b診断 SAR モニタ データ MSB バイト

7.1.2.48 DIAG_MON_LSB_MBIAS レジスタ (アドレス = 0x59) [リセット = 0x01]

DIAG_MON_LSB_MBIAS を表 7-153 に示します。

概略表に戻ります。

このレジスタは、診断用 SAR MICBIAS モニタ データの LSB ニブルです。

表 7-153 DIAG_MON_LSB_MBIAS レジスタ フィールドの説明
ビットフィールドタイプリセット説明
7-4DIAG_MON_LSB_MBIAS[3:0]R0000b診断用 SAR モニタ データ LSB ニブル
3-0Channel[3:0]R0001bチャネル ID

7.1.2.49 DIAG_MON_MSB_IN1P レジスタ (アドレス = 0x5A) [リセット = 0x00]

DIAG_MON_MSB_IN1P を表 7-154 に示します。

概略表に戻ります。

このレジスタは診断 SAR IN1P モニタ データの MSB バイト レジスタです。

表 7-154 DIAG_MON_MSB_IN1P レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-0DIAG_MON_MSB_IN_CH1P[7:0]R00000000b診断 SAR モニタ データ MSB バイト

7.1.2.50 DIAG_MON_LSB_IN1P レジスタ (アドレス = 0x5B) [リセット = 0x02]

DIAG_MON_LSB_IN1P を表 7-155 に示します。

概略表に戻ります。

このレジスタは診断用 SAR IN1P モニタ データの LSB ニブル レジスタです。

表 7-155 DIAG_MON_LSB_IN1P レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-4DIAG_MON_LSB_IN_CH1P[3:0]R0000b診断用 SAR モニタ データ LSB ニブル
3-0Channel[3:0]R0010bチャネル ID

7.1.2.51 DIAG_MON_MSB_IN1M レジスタ (アドレス = 0x5C) [リセット = 0x00]

DIAG_MON_MSB_IN1M を表 7-156 に示します。

概略表に戻ります。

このレジスタは診断 SAR IN1M モニタ データの MSB バイト レジスタです。

表 7-156 DIAG_MON_MSB_IN1M レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-0DIAG_MON_MSB_IN_CH1N[7:0]R00000000b診断 SAR モニタ データ MSB バイト

7.1.2.52 DIAG_MON_LSB_IN1M レジスタ (アドレス = 0x5D) [リセット = 0x03]

DIAG_MON_LSB_IN1M を表 7-157 に示します。

概略表に戻ります。

このレジスタは診断用 SAR IN1M モニタ データの LSB ニブル レジスタです。

表 7-157 DIAG_MON_LSB_IN1M レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-4DIAG_MON_LSB_IN_CH1N[3:0]R0000b診断用 SAR モニタ データ LSB ニブル
3-0Channel[3:0]R0011bチャネル ID

7.1.2.53 DIAG_MON_MSB_IN2P レジスタ (アドレス = 0x5E) [リセット = 0x00]

DIAG_MON_MSB_IN2P を表 7-158 に示します。

概略表に戻ります。

このレジスタは診断 SAR IN2P モニタ データの MSB バイト レジスタです。

表 7-158 DIAG_MON_MSB_IN2P レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-0DIAG_MON_MSB_IN_CH2P[7:0]R00000000b診断 SAR モニタ データ MSB バイト

7.1.2.54 DIAG_MON_LSB_IN2P レジスタ (アドレス = 0x5F) [リセット = 0x04]

DIAG_MON_LSB_IN2P を表 7-159 に示します。

概略表に戻ります。

このレジスタは診断用 SAR IN2P モニタ データの LSB ニブル レジスタです。

表 7-159 DIAG_MON_LSB_IN2P レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-4DIAG_MON_LSB_IN_CH2P[3:0]R0000b診断用 SAR モニタ データ LSB ニブル
3-0Channel[3:0]R0100bチャネル ID

7.1.2.55 DIAG_MON_MSB_IN2M レジスタ (アドレス = 0x60) [リセット = 0x00]

DIAG_MON_MSB_IN2M を表 7-160 に示します。

概略表に戻ります。

このレジスタは診断 SAR IN2M モニタ データの MSB バイト レジスタです。

表 7-160 DIAG_MON_MSB_IN2M レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-0DIAG_MON_MSB_IN_CH2N[7:0]R00000000b診断 SAR モニタ データ MSB バイト

7.1.2.56 DIAG_MON_LSB_IN2M レジスタ (アドレス = 0x61) [リセット = 0x05]

DIAG_MON_LSB_IN2M を表 7-161 に示します。

概略表に戻ります。

このレジスタは診断用 SAR IN2M モニタ データの LSB ニブル レジスタです。

表 7-161 DIAG_MON_LSB_IN2M レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-4DIAG_MON_LSB_IN_CH2N[3:0]R0000b診断用 SAR モニタ データ LSB ニブル
3-0Channel[3:0]R0101bチャネル ID

7.1.2.57 DIAG_MON_MSB_TEMP レジスタ (アドレス = 0x6A) [リセット = 0x00]

DIAG_MON_MSB_TEMP を表 7-162 に示します。

概略表に戻ります。

このレジスタは診断 SAR 温度モニタ データの MSB バイト レジスタです。

表 7-162 DIAG_MON_MSB_TEMP レジスタ フィールドの説明
ビットフィールドタイプリセット説明
7-0DIAG_MON_MSB_TEMP[7:0]R00000000b診断 SAR モニタ データ MSB バイト

7.1.2.58 DIAG_MON_LSB_TEMP レジスタ (アドレス = 0x6B) [リセット = 0x0A]

DIAG_MON_LSB_TEMP を表 7-163 に示します。

概略表に戻ります。

このレジスタは診断用 SAR 温度監視データの LSB ニブル レジスタです。

表 7-163 DIAG_MON_LSB_TEMP レジスタ フィールドの説明
ビットフィールドタイプリセット説明
7-4DIAG_MON_LSB_TEMP[3:0]R0000b診断用 SAR モニタ データ LSB ニブル
3-0Channel[3:0]R1010bチャネル ID

7.1.2.59 DIAG_MON_MSB_MBIAS_LOAD レジスタ (アドレス = 0x6C) [リセット = 0x00]

DIAG_MON_MSB_MBIAS_LOAD を表 7-164 に示します。

概略表に戻ります。

このレジスタは診断 SAR MICBIAS LOAD 電流モニタ データ MSB バイト レジスタです。

表 7-164 DIAG_MON_MSB_MBIAS_LOAD レジスタ フィールドの説明
ビットフィールドタイプリセット説明
7-0DIAG_MON_MSB_MBIAS_LOAD[7:0]R00000000b診断 SAR モニタ データ MSB バイト

7.1.2.60 DIAG_MON_LSB_MBIAS_LOAD レジスタ (アドレス = 0x6D) [リセット = 0x0B]

DIAG_MON_LSB_MBIAS_LOAD を表 7-165 に示します。

概略表に戻ります。

このレジスタは診断 SAR MICBIAS LOAD 電流モニタ データ LSB ニブル レジスタです。

表 7-165 DIAG_MON_LSB_MBIAS_LOAD レジスタ フィールドの説明
ビットフィールドタイプリセット説明
7-4DIAG_MON_LSB_MBIAS_LOAD[3:0]R0000b診断用 SAR モニタ データ LSB ニブル
3-0Channel[3:0]R1011bチャネル ID

7.1.2.61 DIAG_MON_MSB_AVDD レジスタ (アドレス = 0x6E) [リセット = 0x00]

DIAG_MON_MSB_AVDD を表 7-166 に示します。

概略表に戻ります。

このレジスタは診断用 SAR AVDD モニタ データの MSB バイト レジスタです。

表 7-166 DIAG_MON_MSB_AVDD レジスタ フィールドの説明
ビットフィールドタイプリセット説明
7-0DIAG_MON_MSB_AVDD[7:0]R00000000b診断 SAR モニタ データ MSB バイト

7.1.2.62 DIAG_MON_LSB_AVDD レジスタ (アドレス = 0x6F) [リセット = 0x0C]

DIAG_MON_LSB_AVDD を表 7-167 に示します。

概略表に戻ります。

このレジスタは、診断用 SAR AVDD モニタ データの LSB ニブル レジスタです

表 7-167 DIAG_MON_LSB_AVDD レジスタ フィールドの説明
ビットフィールドタイプリセット説明
7-4DIAG_MON_LSB_AVDD[3:0]R0000b診断用 SAR モニタ データ LSB ニブル
3-0Channel[3:0]R1100bチャネル ID

7.1.2.63 DIAG_MON_MSB_GPA レジスタ (アドレス = 0x70) [リセット = 0x00]

DIAG_MON_MSB_GPA を表 7-168 に示します。

概略表に戻ります。

このレジスタは診断用 SAR GPA モニタ データの MSB バイト レジスタです。

表 7-168 DIAG_MON_MSB_GPA レジスタ フィールドの説明
ビットフィールドタイプリセット説明
7-0DIAG_MON_MSB_GPA[7:0]R00000000b診断 SAR モニタ データ MSB バイト

7.1.2.64 DIAG_MON_LSB_GPA レジスタ (アドレス = 0x71) [リセット = 0x0D]

DIAG_MON_LSB_GPA を表 7-169 に示します。

概略表に戻ります。

このレジスタは診断用 SAR GPA モニタ データの LSB ニブル レジスタです。

表 7-169 DIAG_MON_LSB_GPA レジスタ フィールドの説明
ビットフィールドタイプリセット説明
7-4DIAG_MON_LSB_GPA[3:0]R0000b診断用 SAR モニタ データ LSB ニブル
3-0Channel[3:0]R1101bチャネル ID

7.1.2.65 BOOST_CFG レジスタ (アドレス = 0x72) [リセット = 0x00]

BOOST_CFG を表 7-170 に示します。

概略表に戻ります。

このレジスタはブースト構成レジスタです。

表 7-170 BOOST_CFG レジスタ フィールドの説明
ビットフィールドタイプリセット説明
7BOOST_DISR/W0bブースト有効 / 無効
0d = 内部ブースト有効
1d = 内部ブースト無効 / バイパス
6予約済みR0b予約済みビット。リセット値を書き込むのみ
5予約済みR0b予約済みビット。リセット値を書き込むのみ
4予約済みR0b予約済みビット。リセット値を書き込むのみ
3予約済みR0b予約済みビット。リセット値を書き込むのみ
2-0予約済みR0b予約済みビット。リセット値のみを書き込み

7.1.2.66 MICBIAS_CFG レジスタ (アドレス = 0x73) [リセット = 0xA0]

MICBIAS_CFG を表 7-171 に示します。

概略表に戻ります。

このレジスタは Micbias 構成レジスタです。

表 7-171 MICBIAS_CFG レジスタ フィールドの説明
ビットフィールドタイプリセット説明
7-4MICBIAS_VAL[3:0]R/W1010bMicbias 値
0d = マイクロフォン アイアス出力は BSTOUT/HVDD にバイパス
1d = マイクロフォン バイアスの設定は 3.0V
2d = マイクロフォン バイアスの設定は 3.5V
3d = マイクロフォン バイアスの設定は 4.0V
4d = マイクロフォン バイアスの設定は 4.5V
5d = マイクロフォン バイアスの設定は 5V
6d = マイクロフォン バイアスの設定は 5.5V
7d = マイクロフォン バイアスの設定は 6V
8d = マイクロフォン バイアスの設定は 6.5V
9d = マイクロフォン バイアスの設定は 7V
10d = マイクロフォン バイアスの設定は 7.5V
11d = マイクロフォン バイアスの設定は 8V
12d = マイクロフォン バイアスの設定は 8.5V
13d = マイクロフォン バイアスの設定は 9V
14d = マイクロフォン バイアスの設定は 9.5V
15d = マイクロフォン バイアスの設定は 10V
3-0予約済みR0b予約済みビット。リセット値を書き込むのみ