JAJSQ47J October   1995  – August 2024 SN54AHC240 , SN74AHC240

PRODMIX  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 スイッチング特性
    7. 5.7 ノイズ特性
    8. 5.8 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
    4. 7.4 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

3 概要

これらのオクタル バッファ / ドライバは、3 ステート メモリ アドレス ドライバ、クロック ドライバ、バス用レシーバ / トランスミッタの性能と密度を向上することに特化して設計されています。
製品情報
部品番号 パッケージ (1) パッケージ サイズ(2) 本体サイズ (3)
SN54AHC240 J (CDIP、20) 24.2mm × 7.62mm 24.2 mm × 6.92mm
W (CFP、20) 13.09mm × 8.13mm 13.09 mm × 6.92mm
FK (LCCC、20) 8.89 mm × 8.89 mm 8.89mm × 8.89 mm
SN74AHC240 N (PDIP、20) 24.33mm × 9.4mm 25.40mm × 6.35 mm
DW (SOIC、20) 12.80mm × 10.3 mm 12.8mm × 7.5mm
NS (SOP、20) 12.60mm × 7.8mm 12.6mm × 5.30mm
PW (TSSOP、20) 6.50mm × 6.4 mm 6.50mm × 4.40mm
(1) 詳細については、セクション 11 を参照してください。
(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。
(3) 本体サイズ (長さ×幅) は公称値であり、ピンは含まれません。
SN54AHC240 SN74AHC240 論理図 (正論理)論理図 (正論理)