JAJSSU9C October   2023  – September 2025 MSPM0G3505-Q1 , MSPM0G3506-Q1 , MSPM0G3507-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 機能ブロック図
  6. 5 デバイスの比較
  7. 6 ピン構成および機能
    1. 6.1 ピン配置図
    2. 6.2 ピン属性
    3. 6.3 信号の説明
    4. 6.4 未使用ピンの接続
  8. 7 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  推奨動作条件
    4. 7.4  熱に関する情報
    5. 7.5  電源電流特性
      1. 7.5.1 RUN / SLEEP モード
      2. 7.5.2 STOP / STANDBY モード
      3. 7.5.3 SHUTDOWN モード
    6. 7.6  電源シーケンス
      1. 7.6.1 電源ランプ
        1. 7.6.1.1 POR および BOR
    7. 7.7  フラッシュ メモリの特性
    8. 7.8  タイミング特性
    9. 7.9  クロック仕様
      1. 7.9.1 システム発振器 (SYSOSC)
      2. 7.9.2 SYSOSC の標準的な周波数精度
        1. 7.9.2.1 低周波数発振器 (LFOSC)
      3. 7.9.3 システム フェーズ ロック ループ (SYSPLL)
      4. 7.9.4 低周波数クリスタル / クロック
      5. 7.9.5 高周波数クリスタル / クロック
    10. 7.10 デジタル IO
      1. 7.10.1 電気的特性
      2. 7.10.2 スイッチング特性
    11. 7.11 アナログ マルチプレクサ VBOOST
    12. 7.12 ADC
      1. 7.12.1 電気的特性
      2. 7.12.2 スイッチング特性
      3. 7.12.3 直線性パラメータ
    13. 7.13 代表的な接続図
    14. 7.14 温度センサ
    15. 7.15 VREF
      1. 7.15.1 電圧特性
      2. 7.15.2 電気的特性
    16. 7.16 コンパレータ (COMP)
      1. 7.16.1 コンパレータ電気的特性
    17. 7.17 DAC
      1. 7.17.1 DAC 電源仕様
      2. 7.17.2 DAC 出力仕様
      3. 7.17.3 DAC 動的仕様
      4. 7.17.4 DAC 直線性仕様
      5. 7.17.5 DAC タイミング仕様
    18. 7.18 GPAMP
      1. 7.18.1 電気的特性
      2. 7.18.2 スイッチング特性
    19. 7.19 OPA
      1. 7.19.1 電気的特性
      2. 7.19.2 スイッチング特性
      3. 7.19.3 PGA モード
    20. 7.20 I2C
      1. 7.20.1 I2C 特性
      2. 7.20.2 I2C フィルタ
        1. 7.20.2.1 I2C のタイミング図
    21. 7.21 SPI
      1. 7.21.1 SPI
      2. 7.21.2 SPI タイミング図
    22. 7.22 UART
    23. 7.23 TIMx
    24. 7.24 TRNG
      1. 7.24.1 TRNG 電気的特性
      2. 7.24.2 TRNG スイッチング特性
    25. 7.25 エミュレーションおよびデバッグ
      1. 7.25.1 SWD タイミング
  9. 8 詳細説明
    1. 8.1  CPU
    2. 8.2  動作モード
      1. 8.2.1 動作モード別の機能 (MSPM0G350x)
    3. 8.3  パワー マネージメント ユニット (PMU)
    4. 8.4  クロック モジュール (CKM)
    5. 8.5  DMA
    6. 8.6  イベント
    7. 8.7  メモリ
      1. 8.7.1 メモリ構成
      2. 8.7.2 ペリフェラル ファイル マップ
      3. 8.7.3 ペリフェラルの割り込みベクタ
    8. 8.8  フラッシュ メモリ
    9. 8.9  SRAM
    10. 8.10 GPIO
    11. 8.11 IOMUX
    12. 8.12 ADC
    13. 8.13 温度センサ
    14. 8.14 VREF
    15. 8.15 COMP
    16. 8.16 DAC
    17. 8.17 OPA
    18. 8.18 GPAMP
    19. 8.19 TRNG
    20. 8.20 AES
    21. 8.21 CRC
    22. 8.22 MATHACL
    23. 8.23 UART
    24. 8.24 I2C
    25. 8.25 SPI
    26. 8.26 CAN-FD
    27. 8.27 WWDT
    28. 8.28 RTC
    29. 8.29 タイマ (TIMx)
    30. 8.30 デバイスのアナログ接続
    31. 8.31 入力 / 出力の回路図
    32. 8.32 シリアル ワイヤ デバッグ インターフェイス
    33. 8.33 ブートストラップ ローダ (BSL)
    34. 8.34 デバイス ファクトリ定数
    35. 8.35 識別
  10. 9 アプリケーション、実装、およびレイアウト
    1. 9.1 代表的なアプリケーション
      1. 9.1.1 回路図
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 入門と次のステップ
    2. 10.2 デバイスの命名規則
    3. 10.3 ツールとソフトウェア
    4. 10.4 ドキュメントのサポート
    5. 10.5 サポート・リソース
    6. 10.6 商標
    7. 10.7 静電気放電に関する注意事項
    8. 10.8 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

11 改訂履歴

Changes from May 31, 2024 to September 30, 2025 (from Revision (May 2024) to Revision (September 2025))

  • 高度なタイマ機能の説明に補助出力を追加Go
  • ウィンドウ付きウォッチ ドッグ タイマの機能の説明に WWDT の略称を追加Go
  • パッケージ オプションの一覧にピッチとパッケージ識別子の詳細を追加Go
  • 明確化のため「通信機能」セクションのフォーマットを変更Go
  • 5V IO の説明に「オープン ドレイン」を追加Go
  • 内部接続を備えたアナログ ペリフェラルのリストに「GPAMP」を追加Go
  • 「柔軟な I/O 機能」セクションに高速 IO の数を追加Go
  • 最適化された「低消費電力スリープ モード」セクションを更新Go
  • ASIL B 準拠を示すように、機能安全のブランドを更新Go
  • 電源電流特性の電気的仕様に合わせて「特長」ページを更新Go
  • リードを考慮して VSSOP の幅を 3mm から 4.9mm に変更Go
  • パッケージ ピッチ情報を追加Go
  • 型番からワイルドカードを削除Go
  • 比較表の値を更新Go
  • 配布形式を指定するため、OPN に「R」を追加Go
  • 「IO タイプ別のデジタル機能」表を「ピン属性」セクションの先頭に移動Go
  • 「信号の説明」セクションの最初にピン タイプ情報を追加Go
  • PA21 GPIO ピンのダイオード電流注入制限について、「絶対最大定格」セクションに脚注を追加Go
  • VDD = 1.62V における低電流に関して、絶対最大定格に不足していた I_VDD/I_VSS の脚注を追加Go
  • LFOSC スタートアップ時間の仕様を 1.7ms から 1ms に更新Go
  • 仕様が他の IO タイプと一致するように、HSIO の Digital IO VOL 仕様を更新し、温度条件の参照を正しく修正Go
  • HDIO を DRV=1 のドライブ強度設定で使用する場合の直列電流制限抵抗に関する脚注を追加し、Digital IO 電気的仕様およびスイッチング仕様の各セクションを更新Go
  • HDIO を DRV=1 のドライブ強度設定で動作させる場合のポート出力周波数について、デジタル IO スイッチング仕様に項目を追加Go
  • コンパレータ電気的仕様に、I_comp 仕様の HCYCLE レジスタ設定条件を追加Go
  • パワーオン リセット電圧レベル仕様を更新Go
  • BOR コールド仕様セクションを更新Go
  • VBOR0 を 1.56 から 1.55 に変更Go
  • SLEEP0 ウェークアップ時間を追加Go
  • 「tsettle 中の fSYSOSC の追加アンダーシュート精度」の最小値を –11 から –16 に変更Go
  • SYSPLLCLK0/1 を 1MHz から 2.5MHz に変更Go
  • SYSPLL RMS サイクル間ジッタを 24ps から 60ps に変更Go
  • SYSPLL の標準スタートアップ時間を 14us から 7us に、最大スタートアップ時間を 24us から 18us に変更Go
  • VDD ≥ 2.7V、DRV = 1、CL = 20pF の仕様を 40MHz から 32MHz に変更Go
  • 32 VDD ≥ 2.7V、DRV = 1、CL = 20pF の仕様を 40MHz から 32MHz に変更Go
  • I_VBST を 0.7uA から 0.8uA に変更Go
  • 「f_in = 10KHz」のテスト条件を追加Go
  • V_SupplyMon の最大値を 1% から 1.5% に変更Go
  • オフセット エラーを ±2mV から ±3.5mV に変更Go
  • ゲイン誤差を ±3LSB から ±4LSB に変更Go
  • 温度センサのセトリング時間を 10us から 12.5us に変更Go
  • 低電力モードにおける COMP + VREF の消費電流を追加Go
  • COMP 低消費電力モードの消費電流を 0.84uA から 0.85uA に変更Go
  • COMP IDD を 102uA から 120uA に変更Go
  • 「コンパレータの消費電流」セクションの「パラメータ」セクションを分割Go
  • COMP + VREF 低消費電力モード IDD 仕様を 2.5uA から 3.5uA に変更Go
  • DAC コードのテスト条件を追加Go
  • DAC IDD を 300uA から 400uA に変更Go
  • VDD-0.3V のテスト条件に V_o = 0.3V を追加Go
  • 出力負荷電流から +/- を削除し、+ 4mA のみに変更。Go
  • 非反転ゲイン誤差 (ゲイン = 32) を (-2.6 % から +2.6%) から (-3.2 % から +2%) に変更Go
  • 反転ゲイン誤差 (ゲイン =-31) を (-2.7 % から +2.7%) から (-3.3 % から +2.1%) に変更Go
  • 表を正確な詳細で更新Go
  • 正しいレジスタ構成設定を使用し、温度センサのキャリブレーション条件を 1.4V から 3.3V に変更Go