JAJSV55C August   2024  – June 2025 BQ2969

PRODMIX  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 ピンの詳細
        1. 7.3.1.1 入力検出電圧、Vx
        2. 7.3.1.2 出力駆動、OUT
        3. 7.3.1.3 電源入力、VDD
        4. 7.3.1.4 安定化出力電源、REG
      2. 7.3.2 OUT の過電圧検出
      3. 7.3.3 レギュレータ出力電圧
    4. 7.4 デバイスの機能モード
      1. 7.4.1 通常モード
      2. 7.4.2 過電圧モード
      3. 7.4.3 低電圧モード
      4. 7.4.4 カスタマー テスト モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイス サポート
      1. 9.1.1 サード・パーティ製品に関する免責事項
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
    1. 11.1 テープおよびリール情報

8.4.2 レイアウト例

以下の 図 8-8 と 図 8-9 に直列セル設計で BQ2969 デバイスを使用する回路レイアウトの例を示します。この設計では、図 8-2 と 図 8-3 に示す回路図を実装し、2 層回路カード アセンブリを使用しており、左端にセル接続、基板の右端にパック接続があります。

RC フィルタ部品は、本デバイスの VC ピンの近くに配置するよう注意する必要があります。ヒューズが溶断する際に流れる最大電流に対応できるよう、NFET のソースおよびドレイン接続には十分な幅のトレースを使用してください。

BQ2969 BQ2969 の 2 層基板レイアウト - 上層図 8-8 BQ2969 の 2 層基板レイアウト - 上層
BQ2969 BQ2969 の 2 層基板レイアウト - 下層図 8-9 BQ2969 の 2 層基板レイアウト - 下層