JAJSV78 December   2024 DAC121S101-SEP

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 Pin Configuration and Functions
  6. 5 Specifications
    1. 5.1 Absolute Maximum Ratings
    2. 5.2 ESD Ratings
    3. 5.3 Recommended Operating Conditions
    4. 5.4 Thermal Information
    5. 5.5 Electrical Characteristics
    6. 5.6 Timing Requirements
    7. 5.7 Timing Diagram
    8. 5.8 Typical Characteristics
  7. 6 Detailed Description
    1. 6.1 Overview
    2. 6.2 Functional Block Diagram
    3. 6.3 Feature Description
      1. 6.3.1 DAC Section
      2. 6.3.2 Resistor String
      3. 6.3.3 Output Amplifier
    4. 6.4 Device Functional Modes
      1. 6.4.1 Power-On Reset
      2. 6.4.2 Power-Down Modes
    5. 6.5 Programming
      1. 6.5.1 Serial Interface
      2. 6.5.2 Input Shift Register
  8. 7 Application and Implementation
    1. 7.1 Application Information
      1. 7.1.1 Bipolar Operation
    2. 7.2 Typical Application
      1. 7.2.1 Design Requirements
      2. 7.2.2 Detailed Design Procedure
      3. 7.2.3 Application Curve
    3. 7.3 Power Supply Recommendations
    4. 7.4 Layout
      1. 7.4.1 Layout Guidelines
      2. 7.4.2 Layout Example
  9. 8 Device and Documentation Support
    1. 8.1 Documentation Support
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 Trademarks
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 Revision History
  11. 10Mechanical, Packaging, and Orderable Information

3 概要

DAC121S101-SEP デバイスは、フル機能搭載の汎用 12 ビット電圧出力 D/A コンバータ (DAC) で、2.7V～5.5V の単一電源で動作でき、3.6V での電流消費はわずか 177µA (代表値) です。オンチップの出力アンプによりレール ツー レール出力スイングが可能で、3 線式のシリアル インターフェイスは規定の電源電圧範囲にわたって 30MHz までのクロック速度で動作し、標準 SPI、QSPI、MICROWIRE、DSP インターフェイスと互換性があります。

この電源電圧は DAC121S101-SEP の基準電圧となるため、可能な限り広い出力ダイナミック レンジを実現します。パワーオン リセット回路は、デバイスへの有効な書き込みが発生するまで、DAC 出力を 0V にパワーアップします。パワーダウン機能により、消費電力は 1 マイクロワット (標準値) 未満に低下します。

パッケージ情報
部品番号 パッケージ (1) 本体サイズ (2)
DAC121S101-SEP DGK (VSSOP、8) 3mm × 3mm
(1) 詳細については、セクション 10 を参照してください。
(2) 本体サイズ (長さ×幅) は公称値であり、ピンは含まれません。
DAC121S101-SEP 概略ブロック図概略ブロック図