JAJSVF5A October   2024  – August 2025 SN74LV4040B-EP

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電気的特性
    6. 5.6  タイミング要件、VCC = 2.5 V ± 0.2 V
    7. 5.7  タイミング要件、VCC = 3.3 V ± 0.3 V
    8. 5.8  タイミング要件、VCC = 5 V ± 0.5 V
    9. 5.9  スイッチング特性、VCC = 2.5 V ± 0.2 V
    10. 5.10 スイッチング特性、VCC = 3.3 V ± 0.3 V
    11. 5.11 スイッチング特性、VCC = 5 V ± 0.5 V
    12. 5.12 ノイズ特性
    13. 5.13 動作特性
  7. 6 代表的特性
  8. 7 パラメータ測定情報
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 平衡化された CMOS プッシュプル出力
      2. 8.3.2 標準 CMOS 入力
    4. 8.4 デバイスの機能モード
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
        1. 9.2.1.1 電源に関する考慮事項
        2. 9.2.1.2 入力に関する考慮事項
        3. 9.2.1.3 出力に関する考慮事項
      2. 9.2.2 詳細な設計手順
      3. 9.2.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

5.9 スイッチング特性、VCC = 2.5 V ± 0.2 V

自由空気での推奨動作温度範囲内 (特に記述のない限り)
パラメータ 始点 (入力) 終点 (出力) 負荷容量 最小値 標準値 最大値 単位
fmax CL = 50pF 35 95 MHz
tPLH CLK QA CL = 50pF 1 10.5 28 ns
tPHL 1 10.5 28
tPHL CLR 任意の Q CL = 50pF 1 11.7 28 ns
∆tpd Qn Qn+1 CL = 50pF 1.7 11.1