JAJSWO8A June   2025  – September 2025 DLP391TP

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  保存条件
    3. 5.3  ESD 定格
    4. 5.4  推奨動作条件
    5.     11
    6. 5.5  熱に関する情報
    7. 5.6  電気的特性
    8. 5.7  スイッチング特性
    9. 5.8  タイミング要件
    10.     16
    11. 5.9  システム実装インターフェイスの荷重
    12.     18
    13. 5.10 マイクロミラー アレイの物理特性
    14.     20
    15. 5.11 マイクロミラー アレイの光学特性
    16. 5.12 ウィンドウの特性
    17. 5.13 チップセット コンポーネントの使用方法の仕様
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 電源インターフェイス
      2. 6.3.2 LPSDR 低速インターフェイス
      3. 6.3.3 高速インターフェイス
      4. 6.3.4 タイミング
    4. 6.4 デバイスの機能モード
    5. 6.5 光学インターフェイスおよびシステムの画質に関する検討事項
      1. 6.5.1 開口数および迷光制御
      2. 6.5.2 瞳孔一致
      3. 6.5.3 オーバーフィル照射
    6. 6.6 マイクロミラー アレイ温度の計算
    7. 6.7 マイクロミラーの電力密度の計算
    8. 6.8 ウィンドウ アパーチャイル ミネーション オーバーフィル計算
    9. 6.9 マイクロミラーのランデッド オン / ランデッド オフ デューティ サイクル
      1. 6.9.1 マイクロミラーのランデッド オン / ランデッド オフ デューティ サイクルの定義
      2. 6.9.2 DMD のランデッド デューティ サイクルと有効寿命
      3. 6.9.3 ランデッド デューティ サイクルと動作時の DMD 温度
      4. 6.9.4 製品またはアプリケーションの長期平均ランデッド デューティ サイクルの推定
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
      3. 7.2.3 アプリケーション曲線
    3. 7.3 温度センサ ダイオード
  9. 8 電源に関する推奨事項
    1. 8.1 DMD 電源のパワーアップ手順
    2. 8.2 DMD 電源のパワーダウン手順
  10. 9 レイアウト
    1. 9.1 レイアウトのガイドライン
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 サード・パーティ製品に関する免責事項
    2. 10.2 デバイス サポート
      1. 10.2.1 デバイスの命名規則
      2. 10.2.2 デバイスのマーキング
    3. 10.3 ドキュメントのサポート
    4. 10.4 サポート・リソース
    5. 10.5 商標
    6. 10.6 静電気放電に関する注意事項
    7. 10.7 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

8.2 DMD 電源のパワーダウン手順

  • パワーダウン時には、VBIAS、VRESET、および VOFFSET がグランドの指定限界内で放電されるまで、VDD および VDDA を供給する必要があります。
  • パワーダウン時には、VBIAS と VOFFSET の電圧差が、セクション 5.4 に示される指定限界内でなければならないという厳しい要件があります。
  • パワーダウン中、VBIAS を基準とした VRESET の相対タイミングは不要です。
  • 過渡電圧レベルが、セクション 5.1、セクション 5.4、図 8-1.で規定されている要件に従えば、パワーダウン時の電源スルーレートを柔軟に設定できます。
  • パワーダウン時は、LVCMOS 入力ピンを セクション 5.4 で規定されている値未満にする必要があります。
DLP391TP DMD 電源要件
A. 「ピンの機能」表については、セクション 4を参照してください。
B. 過剰な電流を防止するため、電源電圧の差 |VOFFSET – VBIAS| は、セクション 5.4 の指定限界値よりも小さい必要があります。
C. 過剰な電流を防止するため、電源差 |VBIAS – VRESET| は、セクション 5.4 の指定限界値よりも小さい必要があります。
D. VBIAS は、VOFFSET がパワーアップした後に、Delay1 仕様に従ってパワーアップする必要があります。
E. DLP コントローラ ソフトウェアにより、グローバル VBIAS コマンドが開始されます。
F. DMD のマイクロミラー パーク シーケンスの完了後、DLP コントローラ ソフトウェアはハードウェア パワーダウンを開始し、DMD_EN_ARSTZ を有効にして、VBIAS、VRESET、VOFFSET を無効化します。
G. 電力損失条件下で、DLP コントローラのハードウェア DMD_EN_ARSTZ によって緊急 DMD マイクロミラー パーク手順が実行されている場合は、low になります。
H. Delay2 仕様に準拠して、VOFFSET、VBIAS、および VRESET が low になるまで、VDD は high に維持する必要があります。
I. 過剰な電流を防止するため、電源電圧のデルタ |VDDA – VDD| は、セクション 5.4 の指定限界値よりも小さい必要があります。
図 8-1 DMD 電源要件