JAJSWT5 July   2025 MSPM0H3216-Q1

ADVANCE INFORMATION  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 機能ブロック図
  6. 5 デバイスの比較
  7. 6 ピン構成および機能
    1. 6.1 ピン配置図
    2. 6.2 ピン 属性 (PT、RUK、RGZ、RHB、DGS32、DGS28、RGE、DGS20 パッケージ)
    3. 6.3 信号の説明
      1.      11
      2.      12
      3.      13
      4.      14
      5.      15
      6.      16
      7.      17
      8.      18
      9.      19
      10.      20
    4. 6.4 未使用ピンの接続
  8. 7 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  熱に関する情報
    4. 7.4  電源電流特性
      1. 7.4.1 RUN/SLEEP モード
      2. 7.4.2 STOP/STANDBY モード
    5. 7.5  電源シーケンス
      1. 7.5.1 POR と BOR
      2. 7.5.2 電源ランプ
    6. 7.6  フラッシュ メモリの特性
    7. 7.7  タイミング特性
    8. 7.8  クロック仕様
      1. 7.8.1 システム発振器 (SYSOSC)
      2. 7.8.2 低周波数発振器 (LFOSC)
      3. 7.8.3 高周波数クリスタル / クロック
      4. 7.8.4 低周波数クリスタル / クロック
    9. 7.9  デジタル IO
      1. 7.9.1 電気的特性
      2. 7.9.2 スイッチング特性
    10. 7.10 ADC
      1. 7.10.1 電気的特性
      2. 7.10.2 スイッチング特性
      3. 7.10.3 直線性パラメータ
      4. 7.10.4 代表的な接続図
    11. 7.11 温度センサ
    12. 7.12 VREF
      1. 7.12.1 電圧特性
      2. 7.12.2 電気的特性
    13. 7.13 I2C
      1. 7.13.1 I2C の特性
      2. 7.13.2 I2C フィルタ
      3. 7.13.3 I2C のタイミング図
    14. 7.14 SPI
      1. 7.14.1 SPI
      2. 7.14.2 SPI タイミング図
    15. 7.15 UART
    16. 7.16 TIMx
    17. 7.17 ウィンドウ付きウォッチドッグの特性
    18. 7.18 エミュレーションおよびデバッグ
      1. 7.18.1 SWD タイミング
  9. 8 詳細説明
    1. 8.1  概要
    2. 8.2  CPU
    3. 8.3  動作モード
      1. 8.3.1 動作モード別の機能 (MSPM0H321x)
    4. 8.4  パワー マネージメント ユニット (PMU)
    5. 8.5  クロック モジュール (CKM)
    6. 8.6  DMA_B
    7. 8.7  イベント
    8. 8.8  メモリ
      1. 8.8.1 メモリ構成
      2. 8.8.2 ペリフェラル ファイル マップ
      3. 8.8.3 ペリフェラルの割り込みベクタ
    9. 8.9  フラッシュ メモリ
    10. 8.10 SRAM
    11. 8.11 GPIO
    12. 8.12 IOMUX
    13. 8.13 ADC
    14. 8.14 温度センサ
    15. 8.15 VREF
    16. 8.16 CRC
    17. 8.17 UART
    18. 8.18 SPI
    19. 8.19 I2C
    20. 8.20 低周波数サブシステム (LFSS)
    21. 8.21 RTC_B
    22. 8.22 IWDT_B
    23. 8.23 WWDT
    24. 8.24 タイマ (TIMx)
    25. 8.25 デバイスのアナログ接続
    26. 8.26 入力 / 出力の回路図
    27. 8.27 シリアル ワイヤ デバッグ インターフェイス
    28. 8.28 デバイス ファクトリ定数
    29. 8.29 識別
  10. 9 アプリケーション、実装、およびレイアウト
    1. 9.1 代表的なアプリケーション
      1. 9.1.1 回路図
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイスの命名規則
    2. 10.2 ツールとソフトウェア
    3. 10.3 ドキュメントのサポート
    4. 10.4 サポート・リソース
    5. 10.5 商標
    6. 10.6 静電気放電に関する注意事項
    7. 10.7 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

8.6 DMA_B

ダイレクト メモリ アクセス (DMA) コントローラを使うと、CPU を介さずに、いずれかのメモリ アドレスから別のメモリ アドレスにデータを移動できます。たとえば、DMA を使って ADC 変換メモリから SRAM にデータを移動できます。DMA を使用すると、ペリフェラルとの間でデータをやりとりするとき、CPU をウェークアップする必要がなく、低消費電力モードのまま維持できるため、システムの消費電力を削減できます。

これらのデバイスの DMA_B は、以下の主な機能をサポートしています。

  • 3 つの DMA 転送チャネル
    • 2 つのフル機能チャネル、繰り返し転送モードをサポートします
    • 1 つの基本チャネル、シングル転送モードをサポートします
  • DMA チャネルの優先度を設定可能
  • ADC、UART、SPI、またはタイマトリガで DMA トリガへの直接ペリフェラルがサポートされています。
  • バイト (8 ビット)、ショート ワード (16 ビット)、ワード (32 ビット)、またはバイトとワードの混合の転送機能
  • 最大 64k のブロック サイズのすべてのデータ タイプの転送をサポートする転送カウンタ
  • DMA 転送トリガの選択を設定可能
  • 他のチャネルにサービスを提供するためのアクティブ チャネル割り込み
  • ピンポン バッファ アーキテクチャのための早期割り込み生成
  • 他のチャネルでのアクティビティ完了時のチャネルのカスケード化
  • データの再構成をサポートするためのストライド モード (3 相測定アプリケーションなど)
  • 収集モード

DMA_B チャネル機能 に、サポートされている DMA 機能と、対応する DMA チャネル番号を示します。
表 8-2 DMA_B チャネル機能
DMA 機能 DMA_B
フル機能チャネル ベーシック チャネル
チャネル数 0、1 2
リピータ モード ✓ -
テーブルとフィル モード ✓ -
収集モード ✓ -
早期 IRQ 通知 ✓ -
オート イネーブル ✓ ✓
ロング ロング (128 ビット) 転送 ✓ ✓
ストライド モード ✓ ✓
カスケード チャネルのサポート ✓ ✓
DMA のトリガの割り当て に、DMA メモリ マップ レジスタの DMATCTL.DMATSEL 制御ビットを使って設定された DMA で利用可能なトリガの一覧を示します。
表 8-3 DMA のトリガの割り当て
DMACTL.DMATSEL トリガ ソース
0 ソフトウェア
1 一般サブスクライバ 0 (FSUB_0)
2 一般サブスクライバ 0 (FSUB_1)
9 UART0 パブリッシャ 1
10 UART0 パブリッシャ 2
13 UART2 パブリッシャ 1
14 UART2 パブリッシャ 2
7 SPI0 パブリッシャ 1
8 SPI0 パブリッシャ 2
5 I2C1 パブリッシャ 1
6 I2C1 パブリッシャ 2
3 I2C0 パブリッシャ 1
4 I2C0 パブリッシャ 2
15 ADC0 の EVT g
11 UART1 パブリッシャ 1
12 UART1 パブリッシャ 2