JAJSX56 August   2025 SN74AHC540-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3.   3
  4. 2 アプリケーション
  5. 3 説明
  6. 4 ピン構成および機能
  7. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 スイッチング特性
    7. 5.7 ノイズ特性
    8. 5.8 代表的特性
  8. 6 パラメータ測定情報
  9. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 平衡化された CMOS 3 ステート出力
      2. 7.3.2 標準 CMOS 入力
      3. 7.3.3 ウェッタブル フランク
      4. 7.3.4 クランプ ダイオード構造
    4. 7.4 デバイスの機能モード
  10. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 代表的なアプリケーション
        1. 8.1.1.1 設計要件
          1. 8.1.1.1.1 電源に関する考慮事項
          2. 8.1.1.1.2 入力に関する考慮事項
          3. 8.1.1.1.3 出力に関する考慮事項
        2. 8.1.1.2 詳細な設計手順
        3. 8.1.1.3 アプリケーション曲線
    2. 8.2 電源に関する推奨事項
    3. 8.3 レイアウト
      1. 8.3.1 レイアウトのガイドライン
      2. 8.3.2 レイアウト例
  11. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  12. 10改訂履歴
  13. 11メカニカル、パッケージ、および注文情報

3 説明

SN74AHC540-Q1 は 3 ステート出力を備えた 8 個の インバータを搭載しています。540 の機能は 240 の機能と同じで、フロースルーピン配置があります。アクティブ Low の出力イネーブル ピン (OE1、OE2) は 8 つのチャネルをすべて制御し、この両方が Low のときのみ出力がアクティブになるよう構成されています。

製品情報
部品番号 パッケージ (1) パッケージ サイズ(2) 本体サイズ (3)
SN74AHC540-Q1 PW (TSSOP、20) 6.5mm × 6.4mm 6.5mm × 4.4mm
DGS (VSSOP、20) 5.1mm × 4.9mm 5.1mm × 3.0mm
RKS (VQFN、20) 4.5mm × 2.5mm 4.5mm × 2.5mm
(1) 詳細については、「メカニカル、パッケージ、および注文情報」を参照してください。
(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンを含みます。
(3) 本体サイズ (長さ×幅) は公称値であり、ピンは含まれません。
SN74AHC540-Q1 機能ブロック図機能ブロック図