JAJSXO8 December   2025 LMX1205-EP

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 タイミング図
    8. 5.8 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
      1. 6.1.1 分周器および乗数の範囲
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 パワーオン リセット
      2. 6.3.2 温度センサ
      3. 6.3.3 クロック入力
        1. 6.3.3.1 クロック入力可変遅延
      4. 6.3.4 クロック出力
        1. 6.3.4.1 クロック出力バッファ
        2. 6.3.4.2 クロック出力可変遅延
        3. 6.3.4.3 クロック MUX
        4. 6.3.4.4 クロック分周比
        5. 6.3.4.5 クロック 乗算器
          1. 6.3.4.5.1 クロック乗算器に関する一般情報
          2. 6.3.4.5.2 クロック 乗算器のステート マシン クロック
            1. 6.3.4.5.2.1 ステート マシン クロック
          3. 6.3.4.5.3 クロック 乗算器のキャリブレーション
          4. 6.3.4.5.4 クロック 乗算器のロック検出
      5. 6.3.5 LOGICLK 出力
        1. 6.3.5.1 LOGICLK 出力フォーマット
        2. 6.3.5.2 LOGICLK 分周器
      6. 6.3.6 SYSREF
        1. 6.3.6.1 SYSREF 出力バッファ
          1. 6.3.6.1.1 メイン クロック用の SYSREF 出力バッファ (SYSREFOUT)
          2. 6.3.6.1.2 LOGISYSREF 出力バッファ
          3. 6.3.6.1.3 SYSREF の周波数および遅延の生成
          4. 6.3.6.1.4 SYSREFREQ ピンと SYSREFREQ SPI 制御フィールド
            1. 6.3.6.1.4.1 SYSREFREQ ピン同相電圧
            2. 6.3.6.1.4.2 SYSREFREQ ウィンドウ処理機能
              1. 6.3.6.1.4.2.1 SYSREF ウィンドウ処理の一般的な手順フローチャート
              2. 6.3.6.1.4.2.2 SYSREF ウィンドウ処理に関するその他のガイダンス
              3. 6.3.6.1.4.2.3 グリッチのない出力
              4. 6.3.6.1.4.2.4 SYNC 機能を使用する場合
              5. 6.3.6.1.4.2.5 同期機能
      7. 6.3.7 パワーアップのタイミング
      8. 6.3.8 未使用ピンの処理
    4. 6.4 デバイスの機能モード構成
  8. 7 レジスタ マップ
    1. 7.1 デバイスのレジスタ
  9. 8 アプリケーションと実装
    1. 8.1 リファレンス
      1. 8.1.1 代表的なアプリケーション
        1. 8.1.1.1 設計要件
        2. 8.1.1.2 詳細な設計手順
        3. 8.1.1.3 アプリケーションのプロット
    2. 8.2 電源に関する推奨事項
    3. 8.3 レイアウト
      1. 8.3.1 レイアウトのガイドライン
      2. 8.3.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイス サポート
    2. 9.2 ドキュメントのサポート
      1. 9.2.1 関連資料
    3. 9.3 ドキュメントの更新通知を受け取る方法
    4. 9.4 サポート・リソース
    5. 9.5 商標
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

6.3.3 クロック入力

CLKIN_P ピンおよび CLKIN_N ピンへのクロック入力は AC 結合する必要があります。シングルエンド クロック入力の場合、最適な位相ノイズ性能を実現するため、CLKIN_N ピンに入力を供給します。

デバイスの内部アーキテクチャに基づき、最適なデバイス性能を得るには、CLKIN_P ピンと CLKIN_N ピンの間の電圧オフセットが必要です。オフセットを生成するには、外付け抵抗を使用して CLKIN_P および CLKIN_N ピンをバイアスする必要があります。バイアス ネットワーク回路は以下のようにする必要があります。推奨される抵抗値は R2 = 9.5k、R3 = 7.5K であり、R1 と R4 は実装しないものとします。

LMX1205-EP CLKIN 入力ピン外部バイアス ネットワーク図 6-2 CLKIN 入力ピン外部バイアス ネットワーク