JAJSXQ6A May   2024  – December 2025 TCAN2410-Q1 , TCAN2411-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  IEC ESD 定格
    4. 6.4  推奨動作条件
    5. 6.5  熱に関する情報
    6. 6.6  電源の特性
    7. 6.7  電気的特性
    8. 6.8  タイミング要件
    9. 6.9  スイッチング特性
    10. 6.10 代表的特性
  8. 7 パラメータ測定情報
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1  CAN FD トランシーバ
        1. 8.3.1.1 ドライバおよびレシーバ機能
      2. 8.3.2  VCC1 レギュレータ
        1. 8.3.2.1 降圧レギュレータの機能説明
          1. 8.3.2.1.1 固定周波数のピーク電流モード制御
          2. 8.3.2.1.2 最小オン時間、最小オフ時間、および周波数フォールドバック
          3. 8.3.2.1.3 過電流および短絡保護
          4. 8.3.2.1.4 ソフト スタート
        2. 8.3.2.2 降圧レギュレータの機能モード
          1. 8.3.2.2.1 降圧シャットダウン モード
          2. 8.3.2.2.2 降圧アクティブ モード
      3. 8.3.3  VCC2 レギュレータ
        1. 8.3.3.1 VCC2 バッテリ短絡保護
      4. 8.3.4  リセット機能 (nRST ピン)
      5. 8.3.5  LIMP の機能
      6. 8.3.6  ハイサイド スイッチ
      7. 8.3.7  WAKE および ID 入力
        1. 8.3.7.1 ID 機能
      8. 8.3.8  割り込み機能 (nINT ピン)
      9. 8.3.9  SPI 通信
        1. 8.3.9.1 巡回冗長検査
        2. 8.3.9.2 ノット チップ セレクト (nCS)
        3. 8.3.9.3 SPI クロック入力 (SCK)：
        4. 8.3.9.4 SPI データ入力 (SDI)：
        5. 8.3.9.5 SPI データ出力 (SDO)：
      10. 8.3.10 SW ピン
      11. 8.3.11 GFO ピン
      12. 8.3.12 ウェーク機能
        1. 8.3.12.1 スリープモードで RXD 要求 (BWRR) を使用した CAN バスウェーク
        2. 8.3.12.2 WAKEx 入力端子を使用したローカルウェークアップ (LWU)
          1. 8.3.12.2.1 スタティックウェーク
          2. 8.3.12.2.2 周期的検出ウェーク
        3. 8.3.12.3 サイクリックウェーク
        4. 8.3.12.4 選択的ウェイクアップ
          1. 8.3.12.4.1 選択的ウェーク モード (TCAN2411-Q1)
          2. 8.3.12.4.2 フレーム検出
          3. 8.3.12.4.3 ウェークアップフレーム (WUF) 検証
          4. 8.3.12.4.4 WUF ID 検証
          5. 8.3.12.4.5 WUF DLC 検証
          6. 8.3.12.4.6 WUF データ検証
          7. 8.3.12.4.7 フレームエラーカウンタ
          8. 8.3.12.4.8 CAN FD フレーム耐性
          9. 8.3.12.4.9 8Mbps フィルタリング
      13. 8.3.13 保護機能
        1. 8.3.13.1 フェイルセーフ機能
          1. 8.3.13.1.1 スリープ ウェーク エラーを使用するスリープ モード
        2. 8.3.13.2 デバイス リセット
        3. 8.3.13.3 端子のフローティング
        4. 8.3.13.4 TXD ドミナント タイムアウト (DTO)
        5. 8.3.13.5 CAN バスの短絡電流制限
        6. 8.3.13.6 サーマル シャットダウン
        7. 8.3.13.7 低電圧と過電圧のロックアウトおよび電源オフのデバイス
          1. 8.3.13.7.1 低電圧
            1. 8.3.13.7.1.1 VSUP および VHSS 低電圧
            2. 8.3.13.7.1.2 VCC1 低電圧
            3. 8.3.13.7.1.3 VCC2 低電圧
            4. 8.3.13.7.1.4 VCAN 低電圧
          2. 8.3.13.7.2 VCC1 と VCC2 の過電圧
          3. 8.3.13.7.3 VCC1、VCC2 の短絡
        8. 8.3.13.8 ウォッチドッグ
          1. 8.3.13.8.1 ウォッチドッグエラーカウンタとアクション
          2. 8.3.13.8.2 ウォッチドッグ SPI プログラミング
            1. 8.3.13.8.2.1 ウォッチドッグ構成のロック機構
              1. 8.3.13.8.2.1.1 SPI 2 バイトモードでのウォッチドッグ構成
          3. 8.3.13.8.3 ウォッチドッグ タイミング
          4. 8.3.13.8.4 Q&A ウォッチドッグ
            1. 8.3.13.8.4.1 WD Q&A 基本情報
            2. 8.3.13.8.4.2 Q&A レジスタおよび設定
            3. 8.3.13.8.4.3 WD Q&A 値の生成
              1. 8.3.13.8.4.3.1 回答の比較
              2. 8.3.13.8.4.3.2 2 ビット ウォッチドッグ回答カウンタのシーケンス
              3. 8.3.13.8.4.3.3 Q&A WD の例
                1. 8.3.13.8.4.3.3.1 目的の挙動の設定例
                2. 8.3.13.8.4.3.3.2 Q&A シーケンスの実行例
        9. 8.3.13.9 バス フォルト検出および通信
      14. 8.3.14 顧客 EEPROM のプログラミング
    4. 8.4 デバイスの機能モード
      1. 8.4.1 初期モード
      2. 8.4.2 通常モード
      3. 8.4.3 スタンバイ モード
      4. 8.4.4 リスタート モード
      5. 8.4.5 フェイルセーフ モード
        1. 8.4.5.1 SBC フォルト
        2. 8.4.5.2 CAN トランシーバ故障
      6. 8.4.6 スリープ モード
  10. 9 デバイス レジスタ表
    1. 9.1 デバイスのレジスタ
  11. 10アプリケーションと実装
    1. 10.1 アプリケーション情報
      1. 10.1.1 CAN BUS の負荷、長さ、ノード数
      2. 10.1.2 CAN の終端
        1. 10.1.2.1 CAN バスのバイアス印加
      3. 10.1.3 デバイス ブラウンアウト情報
    2. 10.2 代表的なアプリケーション
      1. 10.2.1 設計要件
        1. 10.2.1.1 通常モードのアプリケーション ノート
        2. 10.2.1.2 スタンバイ モードのアプリケーション ノート
      2. 10.2.2 設計手順の詳細
        1. 10.2.2.1 CAN の詳細な設計手順
      3. 10.2.3 アプリケーション曲線
    3. 10.3 電源に関する推奨事項
    4. 10.4 レイアウト
      1. 10.4.1 レイアウトのガイドライン
      2. 10.4.2 レイアウト例
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
      1. 11.1.1 CAN トランシーバの物理層の規格：
      2. 11.1.2 EMC 要件：
      3. 11.1.3 適合テストの要件：
      4. 11.1.4 関連資料
    2. 11.2 ドキュメントの更新通知を受け取る方法
    3. 11.3 サポート・リソース
    4. 11.4 商標
    5. 11.5 静電気放電に関する注意事項
    6. 11.6 用語集
  13. 12改訂履歴
  14. 13メカニカル、パッケージ、および注文情報

9.1 デバイスのレジスタ

表 9-1 に、デバイスのレジスタ用のメモリ マップト レジスタを示します。表 9-1 にないレジスタ オフセット アドレスはすべて予約済みと見なして、レジスタの内容は変更しないでください。

表 9-1 デバイスのレジスタ
アドレス略称レジスタ名セクション
0hDEVICE_ID_241xデバイス部品番号セクション 9.1.1
8hREV_IDメジャーおよびマイナーリビジョンセクション 9.1.2
9hSPI_CONFIGSPI モード構成セクション 9.1.3
AhCRC_CNTLSPI CRC 制御セクション 9.1.4
BhCRC_POLY_SETSPI CRC 多項式をセットセクション 9.1.5
ChSBC_CONFIGSBC、HSS、VCC2 の選択セクション 9.1.6
DhVREG_CONFIG1VCC1 レギュレータを構成セクション 9.1.7
EhSBC_CONFIG1SBC の構成セクション 9.1.8
FhScratch_Pad_SPIテストレジスタ SPI の読み取りおよび書き込みセクション 9.1.9
10hCAN_CNTRL_1CAN トランシーバ 1 制御セクション 9.1.10
11hWAKE_PIN_CONFIG1WAKE ピン構成 1セクション 9.1.11
12hWAKE_PIN_CONFIG2WAKE ピン構成 2セクション 9.1.12
13hWD_CONFIG_1ウォッチドッグ構成 1セクション 9.1.13
14hWD_CONFIG_2ウォッチドッグ構成 2セクション 9.1.14
15hWD_INPUT_TRIGウォッチドッグ入力トリガセクション 9.1.15
16hWD_RST_PULSEウォッチドッグ出力パルス幅セクション 9.1.16
17hFSM_CONFIGフェイルセーフモード構成セクション 9.1.17
18hFSM_CNTRフェイルセーフモードカウンタセクション 9.1.18
19hDEVICE_CONFIG0デバイス リセット構成セクション 9.1.19
1AhDEVICE_CONFIG1デバイス構成 1セクション 9.1.20
1BhDEVICE_CONFIG2デバイス構成 2セクション 9.1.21
1ChSWE_TIMERスリープウェークエラータイマ構成セクション 9.1.22
1EhHSS_CNTLハイサイドスイッチ 1 および 2 制御セクション 9.1.23
1FhPWM1_CNTL1パルス幅変調周波数の構成セクション 9.1.24
20hPWM1_CNTL2パルス幅変調デューティサイクルの 2 つの MSB 選択セクション 9.1.25
21hPWM1_CNTL3パルス幅変調デューティサイクルの 8 つの LSB 選択セクション 9.1.26
22hPWM2_CNTL1パルス幅変調 2 周波数の選択セクション 9.1.27
23hPWM2_CNTL2パルス幅変調デューティサイクルの 2 つの MSB 選択セクション 9.1.28
24hPWM2_CNTL3パルス幅変調デューティサイクルの 8 つの LSB 選択セクション 9.1.29
25hTIMER1_CONFIGハイサイドスイッチタイマ 1 構成セクション 9.1.30
26hTIMER2_CONFIGハイサイドスイッチタイマ 2 構成セクション 9.1.31
28hRSRT_CNTRカウンタ構成を再開セクション 9.1.32
29hnRST_GFO_CNTLnRST および GFO ピン制御セクション 9.1.33
2AhWAKE_PIN_CONFIG3WAKE ピンの複数のウェーク入力の設定とレポート機能セクション 9.1.34
2BhWAKE_PIN_CONFIG4セクション 9.1.35
2DhWD_QA_CONFIGQ&A ウォッチドッグの構成セクション 9.1.36
2EhWD_QA_ANSWRQA ウォッチドッグへの回答を書き込むためのレジスタセクション 9.1.37
2FhWD_QA_QUESTIONQA ウォッチドッグの質問値とエラー カウント設定セクション 9.1.38
30hSW_ID1選択的ウェイク ID1 レジスタセクション 9.1.39
31hSW_ID2選択的ウェイク ID2 レジスタセクション 9.1.40
32hSW_ID3選択的ウェイク ID3 レジスタセクション 9.1.41
33hSW_ID4選択的ウェイク ID4 レジスタセクション 9.1.42
34hSW_ID_MASK1選択的ウェーク ID MASK1 レジスタセクション 9.1.43
35hSW_ID_MASK2選択的ウェーク ID MASK2 レジスタセクション 9.1.44
36hSW_ID_MASK3選択的ウェーク ID MASK3 レジスタセクション 9.1.45
37hSW_ID_MASK4選択的ウェーク ID MASK4 レジスタセクション 9.1.46
38hSW_ID_MASK_DLC選択的ウェーク ID MASK DLC レジスタセクション 9.1.47
39hDATA0選択式ウェーク DATA0セクション 9.1.48
3AhDATA1選択式ウェーク DATA1セクション 9.1.49
3BhDATA2選択式ウェーク DATA2セクション 9.1.50
3ChDATA3選択式ウェーク DATA3セクション 9.1.51
3DhDATA4選択式ウェーク DATA4セクション 9.1.52
3EhDATA5選択式ウェーク DATA5セクション 9.1.53
3FhDATA6選択式ウェーク DATA6セクション 9.1.54
40hDATA7選択式ウェーク DATA7セクション 9.1.55
44hSW_CONFIG_1選択式ウェーク構成レジスタ 1セクション 9.1.56
45hSW_CONFIG_2選択式ウェーク構成レジスタ 2セクション 9.1.57
46hSW_CONFIG_3選択式ウェーク構成レジスタ 3セクション 9.1.58
47hSW_CONFIG_4選択式ウェーク構成レジスタ 4セクション 9.1.59
4DhHSS_CNTL2HSS3 および 4 制御レジスタセクション 9.1.60
4EhEEPROM顧客 EEPROM プログラミング レジスタセクション 9.1.61
4FhHSS_CNTL3VHSS OV/ UV、スリープ モードでの周期的ウェークの制御セクション 9.1.62
50hINT_GLOBALグローバル割り込みレジスタセクション 9.1.63
51hINT_1CAN、LWU、SW ピンのウェーク割り込みを含むセクション 9.1.64
52hINT_2UVCC1、OVCC1、UVSUP 割り込みを含むセクション 9.1.65
53hINT_3INT3 レジスタセクション 9.1.66
54hINT_CANBUS_1CAN バス故障の割り込みセクション 9.1.67
55hINT_7HSS OC および OL 割り込みセクション 9.1.68
56hINT_EN_1INT1 のイネーブルセクション 9.1.69
57hINT_EN_2INT2 のイネーブルセクション 9.1.70
58hINT_EN_3INT3 のイネーブルセクション 9.1.71
59hINT_EN_CANBUS_1INT_CANBUS のイネーブルセクション 9.1.72
5AhINT_4INT4 レジスタセクション 9.1.73
5ChINT_6INT6 レジスタセクション 9.1.74
5EhINT_EN_4INT4 のイネーブルセクション 9.1.75
60hINT_EN_6INT6 のイネーブルセクション 9.1.76
62hINT_EN_7INT7 のイネーブルセクション 9.1.77
65hBUCK_CONFIG1降圧レギュレータ構成レジスタセクション 9.1.78
78hID_PIN_STATUSID ピン ステータス レジスタセクション 9.1.79
79hWAKE_ID_CONFIG1ID1 および ID2 の構成セクション 9.1.80
7AhWAKE_ID_CONFIG2ID3 および ID4 の構成セクション 9.1.81
7BhWAKE_PIN_CONFIG5WKAE4 ピン構成セクション 9.1.82

表の小さなセルに収まるように、複雑なビット アクセス タイプを記号で表記しています。表 9-2 に、このセクションでアクセス タイプに使用しているコードを示します。

表 9-2 デバイスのアクセス タイプ コード
アクセス タイプコード説明
読み取りタイプ
RR読み出し
RHR
H		ハードウェアによってセットまたはクリアされる
の読み取り
書き込みタイプ
WW書き込み
W0CW
0C		書き込み
0 でクリア
W1CW
1C		書き込み
1 でクリア
リセットまたはデフォルト値
-nリセット後の値またはデフォルト値

9.1.1 DEVICE_ID_241x レジスタ (アドレス = 0h) [リセット = 00h]

DEVICE_ID_241x を表 9-3 に示します。

概略表に戻ります。

デバイス型番。オフセット = 0h + y (ただし、y = 0h ～ 7h)

表 9-3 DEVICE_ID_241x レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-0DEVICE_IDR00000000bDEVICE_ID[1:8] レジスタは、デバイスの型番を決定します。
各 DEVICE_ID レジスタのリセット値と値は、対応するレジスタアドレスに対して一覧化
アドレス 00h = 43h = C
アドレス 01h = 32h = 2
アドレス 02h = 34h = 4
アドレス 03h = 31h = 1
アドレス 04h = 30h = TCAN2410-Q1 の場合 0
アドレス 04h = 31h = TCAN2411-Q1 の場合 1
アドレス 05h - 07h = RSVD

9.1.2 REV_ID レジスタ (アドレス = 8h) [リセット = 2Xh]

表 9-4 に、REV_ID を示します。

概略表に戻ります。

表 9-4 REV_ID レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-4Major_RevisionRH0010bメジャー ダイ リビジョン。リセット値はメジャーダイリビジョン (全層リビジョン) を示します。
  • 0001b = 1
  • 0010b = 2
3-0Minor_RevisionRHxxxxbマイナー ダイ リビジョン。リセット値は、マイナーダイリビジョン(金属層リビジョン)を示します。
  • 0000b = 0
  • 0001b = 1

9.1.3 SPI_CONFIG レジスタ (アドレス = 9h) [リセット = 00h]

SPI_CONFIG を表 9-5 に示します。

概略表に戻ります。

表 9-5 SPI_CONFIG レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-4予約済みR0b予約済み
3BYTE_CNTR/W0b読み取りまたは書き込み動作のデータ バイト数を選択します。2 バイト構成では、SPI CRC は使用できないことに注意します
  • 0b = 1 バイト
  • 1b = 2 バイト
2SDI_POLR/W0bSDI 入力ピンのアイドル時の極性を、内部プルアップまたはプルダウン抵抗の設定によって選択します
  • 0b = プルダウン
  • 1b = プルアップ
1-0SPI_MODER/W00bSPI モードを構成します
  • 00b = モード 0 (CPOL は 0、CPHA は 0)
  • 01b = モード 1 (CPOL は 0、CPHA は 1)
  • 10b = モード 2 (CPOL は 1、CPHA は 0)
  • 11b = モード 3 (CPOL は 1、CPHA は 1)

9.1.4 CRC_CNTL レジスタ (アドレス = Ah) [リセット = 00h]

表 9-6 に、CRC_CNTL を示します。

概略表に戻ります。

表 9-6 CRC_CNTL レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-1予約済みR0b予約済み
0CRC_ENR/W0bSPI CRC を有効化します
  • 0b = 無効化
  • 1b = イネーブル

9.1.5 CRC_POLY_SET レジスタ (アドレス = Bh) [リセット = 00h]

表 9-7 に、CRC_POLY_SET を示します。

概略表に戻ります。

表 9-7 CRC_POLY_SET レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-1予約済みR0b予約済み
0POLY_8_SETR/W0bCRC の 8 ビット多項式を設定します。
  • 0b = X^8 + X^5 + X^3 + X^2 + X + 1 (0x2F)
  • 1b = X^8 + X^4 + X^3 + X^2 + 1 (0x1D SAE J1850)

9.1.6 SBC_CONFIG レジスタ (アドレス = Ch) [リセット = 86h]

表 9-8 に、SBC_CONFIG を示します。

概略表に戻ります。

表 9-8 SBC_CONFIG レジスタ フィールドの説明
ビットフィールドタイプリセット説明
7VCC1_OV_SELR/W1bOVCC1 スレッショルド選択ビット
  • 0b = 下限スレッショルド
  • 1b = 上側スレッショルド
6OVCC1_ACTIONR/W0bOVCC1 による SBC 動作の設定
  • 0b =フェイルセーフ モードに移行
  • 1b = OVCC1 割り込みのみを設定し、フェイルセーフ モードには移行しません
5PWM_SELR/W0bプログラミングのために選択する PWM を決定します
  • 0b = PWM1 および PWM2
  • 1b = PWM3 および PWM4
4VCC1_SNK_DISR/W0bVCC1 シンク電流をイネーブル / ディスエーブルします
  • 0b = VCC1 のシンクをイネーブル (デフォルト)
  • 1b = VCC1 のシンクをディスエーブル
3-2SBC_MODE_SELRH/W01bSBC がどのモードにあるかを決定します。コントローラによって設定できます。これらのビットは、スリープからスタンバイ モードへの復帰時や、フェイルセーフからスタンバイ モードへの移行時など、ハードウェアによっても更新されます
  • 00b = スリープ
  • 01b = スタンバイ
  • 10b=通常
  • 11b = 予約済み
1-0VCC2_CFGR/W10bVCC2 電圧レギュレータ構成
  • 00b = すべての SBC モードで VCC2 オフ
  • 01b = フェイルセーフ以外のすべての SBC モードで VCC2 がオン
  • 10b = スリープとフェイルセーフ以外のすべてのSBCモードで VCC2 がオン
  • 11b = 予約済み

9.1.7 VREG_CONFIG1 レジスタ (アドレス = Dh) [リセット = A0h]

VREG_CONFIG1 を表 9-9 に示します。

概略表に戻ります。

表 9-9 VREG_CONFIG1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-6VCC1_CFGR/W10bVCC1 電圧レギュレータ構成
  • 00b = 予約済み
  • 01b = フェイルセーフ モードを除くすべての SBC モードでオン
  • 10b = スリープおよびフェイルセーフ モードを除くすべての SBC モードでオン
  • 11b = 予約済み
5FPWM_OVSUP_DISR/W1bVSUP が高い時に VCC1 出力のリンギングを減らすため、OVSUP で FPWM を無効にします。選択すると、降圧レギュレータは自動的に PFM モードに切り替わります
  • 0b = OVSUP で FPWM を無効化しません
  • 1b = OVSUP で FPWM を無効化します
4予約済みR0b予約済み
3VCC1_SINKR/W0bVCC1 電流シンク強度の選択
  • 0b = 10µA
  • 1b = 1000µA
2-0予約済みR0b予約済み

9.1.8 SBC_CONFIG1 レジスタ (アドレス = Eh) [リセット = 01h]

SBC_CONFIG1 を表 9-10 に示します。

概略表に戻ります。

表 9-10 SBC_CONFIG1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7CAN_SLOPE_CTRL_ENR/W0bTCAN241x：CAN トランシーバスロープ制御がイネーブル
  • 0b=ディセーブル
  • 1b = イネーブル
6FSM_CYC_WK_ENR/W0bフェイルセーフモードでの周期的ウェークを有効にします
  • 0b=ディセーブル
  • 1b = イネーブル
5VCC1_SLP_ACTR/W0bウェーク イベントによってスリープ モード中に VCC1 がオンになった場合に実行する動作
  • 0b = nINT ピンのみでウェイクイベントを示す、デバイスはスリープモードのままになります。
  • 1b = 再起動モードを経由してスタンバイ モードへ移行
4-3UVCC1_SELR/W00bVCC1 低電圧スレッショルドの選択
  • 00b = スレッショルド 1
  • 01b = スレッショルド 2
  • 10b = スレッショルド 3
  • 11b = スレッショルド 4
2SW_FSM_ENR/W0bフェールセーフ モードのとき、SW ピンをデジタル ウェイクアップ ピンとして使えるようにします
  • 0b=ディセーブル
  • 1b = イネーブル
1SW_SLP_ENR/W0bスリープ モードのとき、SW ピンをデジタル ウェイクアップ ピンとして使えるようにします
  • 0b=ディセーブル
  • 1b = イネーブル
0SW_POL_SELR/W1bSW ピンの極性選択
  • 0b = アクティブ Low
  • 1b = アクティブ High

9.1.9 Scratch_Pad_SPI レジスタ (アドレス = Fh) [リセット = 00h]

表 9-11 に、Scratch_Pad_SPI を示します。

概略表に戻ります。

表 9-11 Scratch_Pad_SPI レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-0Scratch_PadR/W00000000bSPI 用の読み書きテスト パッド

9.1.10 CAN_CNTRL_1 レジスタ (アドレス = 10h) [リセット = 04h]

CAN_CNTRL_1 を表 9-12 に示します。

概略表に戻ります。

表 9-12 CAN_CNTRL_1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7SW_ENR/W0b選択的ウェークをイネーブル
  • 0b=ディセーブル
  • 1b = イネーブル
6TXD_DTO_DISR/W0bCAN TXD ドミナント タイムアウトの無効化制御
  • 0b = イネーブル
  • 1b=ディセーブル
5FD_ENR/W0bバス故障診断をイネーブル
  • 0b=ディセーブル
  • 1b = イネーブル
4予約済みR0b予約済み
3CAN1_FSM_DISR/W0bデバイスが FSM に入るとき、CAN トランシーバの動作状態を設定します
  • 0b = ウェーク機能あり
  • 1b = オフ
2-0CAN1_TRX_SELR/W100bCAN トランシーバ制御
  • 000b = オフ
  • 001b = 予約済み
  • 010b = SBC モード制御の WUP が無効
  • 011b = 予約済み
  • 100b = ウェーク機能あり
  • 101b = リッスン
  • 110b = SBC モード制御
  • 111b = オン

9.1.11 WAKE_PIN_CONFIG1 レジスタ (アドレス = 11h) [リセット = 00h]

WAKE_PIN_CONFIG1 を表 9-13 に示します。

概略表に戻ります。

表 9-13 WAKE_PIN_CONFIG1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-6WAKE_CONFIGR/W00bWAKE ピンの構成。注：パルスにはさらにプログラミングが必要です
  • 00b = 双方向 - どちらかのエッジ
  • 01b = 立ち上がりエッジ
  • 10b = 立ち下がりエッジ
  • 11b = パルス
5WAKE1_STATRH0bWAKE1 ピンのステータスを示します。
  • 0b = Low
  • 1b = High
4予約済みR0b予約済み
3-2WAKE_PULSE_INVALIDR/W00bこのパルス数以下のパルスは無効とみなされます
  • 00b = 5ms で、tWAKE_WIDTH_MIN を 10ms に設定
  • 01b = 10ms で、tWAKE_WIDTH_MIN を 20ms に設定
  • 10b = 20ms で、tWAKE_WIDTH_MIN を 40ms に設定
  • 11b = 40ms で、tWAKE_WIDTH_MIN を 80ms に設定
1-0WAKE_PULSE_MAXR/W00b有効と見なされる WAKE ピンの最大入力パルス幅。
  • 00b = 750ms
  • 01b = 1000ms
  • 10b = 1500ms
  • 11b = 2000ms

9.1.12 WAKE_PIN_CONFIG2 レジスタ (アドレス = 12h) [リセット = 02h]

WAKE_PIN_CONFIG2 を表 9-14 に示します。

概略表に戻ります。

表 9-14 WAKE_PIN_CONFIG2 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7WAKE_PULSE_CONFIGR/W0bすべてのウェーク ピンに対して、想定されるパルスの方向を設定します
  • 0b = Low-> High-> Low
  • 1b = High -> Low -> High
6WAKE1_SENSER/W0bWAKE1 ピンは、静的または周期的センシングのウェーク用に設定
  • 0b = 静的センシング
  • 1b = 周期的センシング
5TWK_CYC_SETR/W0bすべての WAKE ピンに対して、周期的センシングで WAKE ピンの状態を判定するための tWK_CYC 時間(µs)を設定します
  • 0b = 35us
  • 1b = 100us
4-3nINT_SELR/W00bnINT 構成の選択
  • 00b = グローバル割り込み
  • 01b = ウォッチドッグ故障出力
  • 10b = バス故障の割り込み
  • 11b = ウェークアップ要求
2RXD_WK_CONFIGR/W0bウェーク イベント時の RXD ピンの動作を設定します
  • 0b = Low にプル
  • 1b =トグル
1-0WAKE1_LEVELR/W10bWAKE1 ピンの入力スレッショルドを設定します
  • 00b = VCC1
  • 01b = 2.5 V
  • 10b = 4 V
  • 11b = 6 V

9.1.13 WD_CONFIG_1 レジスタ (アドレス = 13h) [リセット = 82h]

WD_CONFIG_1 を表 9-15 に示します。

概略表に戻ります。

表 9-15 WD_CONFIG_1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-6WD_CONFIGR/W10bウォッチドッグ構成
  • 00b=ディセーブル
  • 01b = タイムアウト
  • 10b = ウィンドウ
  • 11b = Q&A
5-4WD_PRER/W00bウォッチドッグ プリスケーラ
  • 00b = 係数 1
  • 01b = 係数 2
  • 10b = 係数 3
  • 11b = 係数 4
3WD_SLP_ENR/W0bスリープ モードでウォッチドッグを有効にします
  • 0b = スリープ モードではウォッチドッグが無効
  • 1b = スリープ モードでウォッチドッグが有効
2WD_STBY_TYPER/W0b有効な場合、スタンバイ モードで使用するウォッチドッグの種類を選択します
  • 0b = タイムアウト
  • 1b = ノーマル モードのウォッチドッグの種類に合わせます
1-0WD_LW_SELR/W10bスタンバイ モードでのロング ウィンドウ期間を選択します。
  • 00b = 150ms
  • 01b = 300ms
  • 10b = 600ms (デフォルト)
  • 11b = 1000ms

9.1.14 WD_CONFIG_2 レジスタ (アドレス = 14h) [リセット = 60h]

WD_CONFIG_2 を表 9-16 に示します。

概略表に戻ります。

表 9-16 WD_CONFIG_2 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-5WD_TIMERR/W011bWD_PRE 設定に基づいてウィンドウ時間またはタイムアウト時間を設定します。詳細は WD_TIMER 表を参照してください
4-1WD_ERR_CNTRH0000bウォッチドッグ エラーカウンタWD_ERR_CNT_SET スレッショルドまでのウォッチドッグエラーの実行数を提示します。
0WD_STBY_DISR/W0bスタンバイ モードでウォッチドッグを無効にします。
  • 0b = イネーブル
  • 1b=ディセーブル

9.1.15 WD_INPUT_TRIG レジスタ (アドレス = 15h) [リセット = 00h]

表 9-17 に、WD_INPUT_TRIG を示します。

概略表に戻ります。

表 9-17 WD_INPUT_TRIG レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-0WD_INPUTR/W1C00000000b適切なタイミングで WD をトリガするには、FFh を書き込みます

9.1.16 WD_RST_PULSE レジスタ (アドレス = 16h) [リセット = 00h]

表 9-18 に、WD_RST_PULSE を示します。

概略表に戻ります。

表 9-18 WD_RST_PULSE レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-4WD_ERR_CNT_SETR/W0000bウォッチドッグイベントエラーカウンタスレッショルドを設定します。デバイスはリスタートモードに移行し、オーバーフロー時に LIMP をアサートします。
3-0RSRT_CNTRR/W1C0000bデバイスがリスタートモードに移行した回数を示し、これは RSRT_CNTR_SEL 値に達する前にクリアする必要があります

9.1.17 FSM_CONFIG レジスタ (アドレス = 17h) [リセット = 00h]

表 9-19 に、FSM_CONFIG を示します。

概略表に戻ります。

表 9-19 FSM_CONFIG レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-4FSM_CNTR_ACTR/W0000bフェイルセーフ カウンタがプログラムされた値を超えた場合のアクション
  • 0000b=ディセーブル
  • 0001b = 予約済み
  • 0010b = 予約済み
  • 0011b = ハードリセット (POR) を実行
  • 0100b = ウェーク イベントへの応答を停止し、電源再投入サイクルのリセットまでスリープ状態に入ります
3-1FSM_SLP_STATRH000bフェイルセーフ モードまたはスリープ モードに移行する理由
  • 000b = ステータス クリア
  • 001b = サーマル シャットダウン イベント
  • 010b = 予約済み
  • 011b = VCC1 故障
  • 100b = 予約済み
  • 101b = SWE タイマ (スリープ モード)
  • 110b = 予約済み
  • 111b = 再起動カウンタ超過。これらの値は、FSM_CNTR_STAT に oh を書き込んでクリアされるまで保持されます
0FSM_DISR/W0bフェイルセーフ モードをディスエーブル
  • 0b = イネーブル
  • 1b=ディセーブル

9.1.18 FSM_CNTR レジスタ (アドレス = 18h) [リセット = 00h]

表 9-20 に、FSM_CNTR を示します。

概略表に戻ります。

表 9-20 FSM_CNTR レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-4FSM_CNTR_SETR/W0000bFSM_CNTR_ACT に従ってアクションが実行されるまでに、FS モードへ入る回数を設定します。
  • 0000b = 1
  • 0001b = 1
  • 0010b = 2
  • 0011b = 3
  • 0100b = 4
  • 0101b = 5
  • 0110b = 6
  • 0111b = 7
  • 1000b = 8
  • 1001b = 9
  • 1010b = 10
  • 1011b = 11
  • 1100b = 12
  • 1101b = 13
  • 1110b = 14
  • 1111b = 15
3-0FSM_CNTR_STATRH/W0C0000bFSM が 15 行まで入力された回数をリードバックします。0h を書き込むことでクリアできます。

9.1.19 DEVICE_CONFIG0 レジスタ (アドレス = 19h) [リセット = 20h]

DEVICE_CONFIG0 を表 9-21 に示します。

概略表に戻ります。

表 9-21 DEVICE_CONFIG0 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-4NVM_REVR0010b内部 NVM リビジョン
3-2予約済みR0b予約済み
1SF_RSTR/W1C0bソフトリセット：1 を書き込むとソフトリセットが実行されます。レギュレータをオンにしたまま、デバイスのレジスタはデフォルト値に戻ります。
0HD_RSTR/W1C0bハードリセット：1 を書き込むとパワーオン リセットが強制されます。これにより、PWRON 割り込みフラグが設定されます。

9.1.20 DEVICE_CONFIG1 レジスタ (アドレス = 1Ah) [リセット = 00h]

DEVICE_CONFIG1 を表 9-22 に示します。

概略表に戻ります。

表 9-22 DEVICE_CONFIG1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7LIMP_SLP_FLT_ENR/W0bスリープ モードで、ウォッチドッグ故障に加えて TSD と VCC1 の故障でも LIMP をオンにします
  • 0b=ディセーブル
  • 1b = イネーブル
6-5予約済みR0b予約済み
4LIMP_DISR/W0bLIMP 機能を設定します
  • 0b = イネーブル
  • 1b=ディセーブル
3-2LIMP_SEL_RESETR/W00bLIMP をリセット / オフにする方法を選択します
  • 00b = 3 回目の正常な入力がトリガーされると、エラー カウンタが受信します
  • 01b = 最初の正しい入力トリガ
  • 10b = 予約済み
  • 11b = 予約済み
1LIMP_RESETR/W1C0bLIMP リセット。このビットに 1b を書き込むと LIMP ピンがリセットされ、このビットは自動的にクリアされます。注：LIMP ピンがアクティブになる原因となった障害が解消されない場合、LIMP ピンは再びアクティブに設定されます。
0FSM_CYC_SEN_ENR/W0bフェイルセーフ モードで周期的センシングによるウェイクアップを有効にします
  • 0b=ディセーブル
  • 1b = イネーブル

9.1.21 DEVICE_CONFIG2 レジスタ (アドレス = 1Bh) [リセット = 00h]

DEVICE_CONFIG2 を表 9-23 に示します。

概略表に戻ります。

表 9-23 DEVICE_CONFIG2 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-6LIMP_LSS_SELR/W00bLIMP ピンの機能を選択します。注：このレジスタフィールドは、8'h1A[4]=0b (LIMP 機能が有効) の場合、00b を読み取ります。
  • 00b = LIMP
  • 01b = ローサイド スイッチ
  • 10b = 予約済み
  • 11b = 予約済み
5-3LIMP_LSS_CNTLR/W000bLIMP ピンの LSS の出力を選択します
  • 000b = オフ
  • 001b = PWM1
  • 010b = PWM2
  • 011b = Timer1
  • 100b = Timer2
  • 101b = オン
  • 110b = PWM3
  • 111b = PWM4
2VSUP_UVLO_SELR/W0b降圧レギュレータがオフになる VSUP の UVLO レベルを選択します
  • 0b = 低い UVLO レベル (標準値 3.2V)
  • 1b = 高い UVLO レベル (標準値 5V)
1WAKE_WIDTH_MAX_DISR/W0bWAKE ピンをパルス設定にしている場合、最大制限である tWK_PULSE_WIDTH_MAX の検出を無効にします。
  • 0b = イネーブル
  • 1b=ディセーブル
0予約済みR0b予約済み

9.1.22 SWE_TIMER レジスタ (アドレス = 1Ch) [リセット = 28h]

表 9-24 に、SWE_TIMER を示します。

概略表に戻ります。

表 9-24 SWE_TIMER レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7SWE_ENR/W0bスリープウェークエラーイネーブル：注：これにより、ウェーク イベントでスリープ モードから復帰したときに SWE タイマが有効になります。これが有効になっている場合、SPI 読み取りまたは書き込みは 4 分間のウィンドウ内に実行される必要があり、時間が過ぎるとデバイスはスリープ状態に戻ります。最初の電源投入時やパワーオンリセット時に、この機能は無効化されません。
  • 0b=ディセーブル
  • 1b = イネーブル
6-3SWE_TIMER_SETR/W0101btINACTIVE に使用されるタイマーを分単位で設定します
  • 0000b = 2
  • 0001b = 2.5
  • 0010b = 3
  • 0011b = 3.5
  • 0100b = 4
  • 0101b = 4.5
  • 0110b = 5
  • 0111b = 5.5
  • 1000b = 6
  • 1001b = 6.5
  • 1010b = 8
  • 1011b = 8.5
  • 1100b = 10
2CANSLNT_SWE_DISR/W0bCANSLNT フラグと SWE タイマの接続を無効化します。
  • 0b = イネーブル
  • 1b=ディセーブル
1-0予約済みR0b予約済み

9.1.23 HSS_CNTL レジスタ (アドレス = 1Eh) [リセット = 00h]

表 9-25 に、HSS_CNTL を示します。

概略表に戻ります。

表 9-25 HSS_CNTL レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7予約済みR0b予約済み
6-4HSS1_CNTLR/W000bハイサイド スイッチ 1 の制御。
  • 000b = オフ
  • 001b = PWM1
  • 010b = PWM2
  • 011b = Timer1
  • 100b = Timer2
  • 101b = オン
  • 110b = PWM3
  • 111b = PWM4
3予約済みR0b予約済み
2-0HSS2_CNTLR/W000bハイサイド スイッチ 2 の制御。
  • 000b = オフ
  • 001b = PWM1
  • 010b = PWM2
  • 011b = Timer1
  • 100b = Timer2
  • 101b = オン
  • 110b = PWM3
  • 111b = PWM4

9.1.24 PWM1_CNTL1 レジスタ (アドレス = 1Fh) [リセット = 00h]

PWM1_CNTL1 を表 9-26 に示します。

概略表に戻ります。

表 9-26 PWM1_CNTL1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7PWM1_FREQR/W0bPWM1 周波数 (Hz) を選択します
  • 0b = 200
  • 1b = 400
6-0予約済みR0b予約済み

9.1.25 PWM1_CNTL2 レジスタ (アドレス = 20h) [リセット = 00h]

PWM1_CNTL2 を表 9-27 に示します。

概略表に戻ります。

表 9-27 PWM1_CNTL2 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-2予約済みR0b予約済み
1-0PWM1_DC_MSBR/W00b10 ビット PWM1 デューティサイクル選択用の最上位 2 ビット。'h21[7:0] と連携

注：HSS3 を設定する際、PWM を使用する場合は PWM3 をそろえるのが最適です。レジスタ 8'hC[5] = 0b の場合、PWM1 制御は PWM3 に変更されます。
  • 00b = 'h21[7:0] と併用する場合は 100% オフ
  • 11b = h21[7:0] と併用する場合は 100% オン

9.1.26 PWM1_CNTL3 レジスタ (アドレス = 21h) [リセット = 00h]

PWM1_CNTL3 を表 9-28 に示します。

概略表に戻ります。

表 9-28 PWM1_CNTL3 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-0PWM1_DCR/W00000000b10 ビット PWM1 のデューティ サイクル選択用にビット 7〜0 を使用。'h20[1:0] と連動して 1/1023

の解像度を提供します。注：HSS3 を設定する際、PWM を使用する場合は PWM3 をそろえるのが最適です。レジスタ 8'hC[5] = 0b の場合、PWM1 制御は PWM3 に変更されます。
  • 00000000b = 'h20[1:0] と併用する場合は 100% オフ
  • 11111111b = 'h20[1:0] と併用する場合は 100% オン

9.1.27 PWM2_CNTL1 レジスタ (アドレス = 22h) [リセット = 00h]

PWM2_CNTL1 を表 9-29 に示します。

概略表に戻ります。

表 9-29 PWM2_CNTL1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7PWM2_FREQR/W0bPWM2 周波数 (Hz) を選択します
  • 0b = 200
  • 1b = 400
6-0予約済みR0b予約済み

9.1.28 PWM2_CNTL2 レジスタ (アドレス = 23h) [リセット = 00h]

PWM2_CNTL2 を表 9-30 に示します。

概略表に戻ります。

表 9-30 PWM2_CNTL2 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-2予約済みR0b予約済み
1-0PWM2_DC_MSBR/W00b10 ビット PWM2 デューティサイクル選択用の最上位 2 ビット。'h24[7:0] と連携

注：HSS4 を設定する際、PWM を使用する場合は PWM4 をそろえるのが最適です。レジスタ 8'hC[5] = 0b の場合、PWM2 制御は PWM4 に変更されます。
  • 00b = 'h24[7:0] と併用する場合は 100% オフ
  • 11b = 'h24[7:0] と併用する場合は 100% オン

9.1.29 PWM2_CNTL3 レジスタ (アドレス = 24h) [リセット = 00h]

PWM2_CNTL3 を表 9-31 に示します。

概略表に戻ります。

表 9-31 PWM2_CNTL3 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-0PWM2_DCR/W00000000b10 ビット PWM2 のデューティ サイクル選択用にビット 7〜0 を使用。'h23[1:0] と連動して 1/1023

の解像度を提供します。注: HSS4 を設定する際、PWM を使用する場合は PWM4 をそろえるのが最適です。レジスタ 8'hC[5] = 0b の場合、PWM2 制御は PWM4 に変更されます。
  • 00000000b = 'h23[1:0] と併用する場合は 100% オフ
  • 11111111b = 'h23[1:0] と併用する場合は 100% オン

9.1.30 TIMER1_CONFIG レジスタ (アドレス = 25h) [リセット = 00h]

TIMER1_CONFIG を表 9-32 に示します。

概略表に戻ります。

表 9-32 TIMER1_CONFIG レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-4TIMER1_ON_WIDTHR/W0000bタイマ 1 のハイサイド スイッチのオン時間 (ms) を設定します
  • 0000b = オフ (HSS は高インピーダンス)
  • 0001b = 0.1
  • 0010b = 0.3
  • 0011b = 0.5
  • 0100b = 1
  • 0101b = 10
  • 0110b = 20
  • 0111b = 30
  • 1000b = 40
  • 1001b = 50
  • 1010b = 60
  • 1011b = 80
  • 1100b = 100
  • 1101b = 150
  • 1110b = 200
  • 1111b = オン (HSS は 100% オン)
3TIMER1_CYC_WK_ENR/W0bタイマ 1 を使用した周期ウェイクを有効にします
  • 0b=ディセーブル
  • 1b = イネーブル
2-0TIMER1_PERIODR/W000bタイマ 1 のタイマ期間 (ms) を設定します
  • 000b = 10
  • 001b = 20
  • 010b = 50
  • 011b = 100
  • 100b = 200
  • 101b = 500
  • 110b = 1000
  • 111b = 2000

9.1.31 TIMER2_CONFIG レジスタ (アドレス = 26h) [リセット = 00h]

TIMER2_CONFIG を表 9-33 に示します。

概略表に戻ります。

表 9-33 TIMER2_CONFIG レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-4TIMER2_ON_WIDTHR/W0000bタイマ 2 のハイサイド スイッチのオン時間 (ms) を設定します
  • 0000b = オフ (HSS は高インピーダンス)
  • 0001b = 0.1
  • 0010b = 0.3
  • 0011b = 0.5
  • 0100b = 1
  • 0101b = 10
  • 0110b = 20
  • 0111b = 30
  • 1000b = 40
  • 1001b = 50
  • 1010b = 60
  • 1011b = 80
  • 1100b = 100
  • 1101b = 150
  • 1110b = 200
  • 1111b = オン (HSS は 100% オン)
3TIMER2_CYC_WK_ENR/W0bタイマ 2 を使用した周期ウェイクを有効にします
  • 0b=ディセーブル
  • 1b = イネーブル
2-0TIMER2_PERIODR/W000bタイマ 2 のタイマ期間 (ms) を設定します
  • 000b = 10
  • 001b = 20
  • 010b = 50
  • 011b = 100
  • 100b = 200
  • 101b = 500
  • 110b = 1000
  • 111b = 2000

9.1.32 RSRT_CNTR レジスタ (アドレス = 28h) [リセット = 40h]

表 9-34 に、RSRT_CNTR を示します。

概略表に戻ります。

表 9-34 RSRT_CNTR レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-4RSRT_CNTR_SELR/W0100bデバイスがスリープモードに移行する前に、デバイスがリスタートモードに移行できる回数、0 ～ 15 を選択します。注：ここで 0h を書き込むと、リスタートカウンタは無効化されます。
3-0予約済みR0b予約済み

9.1.33 nRST_GFO_CNTL レジスタ (アドレス = 29h) [リセット = 0Ch]

表 9-35 に、nRST_GFO_CNTL を示します。

概略表に戻ります。

表 9-35 nRST_GFO_CNTL レジスタ フィールドの説明
ビットフィールドタイプリセット説明
7-6予約済みR0b予約済み
5nRST_PULSE_WIDTHR/W0bWD 故障によってデバイスが再起動モードに入る場合、または VCC1 が UVCC1 スレッショルドをクリアした後の nRST リリース遅延の場合に、nRST のパルス幅を設定します
  • 0b = 2ms
  • 1b = 15ms
4GFO_POL_SELR/W0bGFOピンの極性を選択します 注：8'h29[3:1] = 110b の場合、このビットが GFO 出力の状態を決定します
  • 0b = アクティブ Low
  • 1b = アクティブ High
3-1GFO_SELR/W110b汎用出力が選択されている場合を除き、このピンを tNRST_TOGの'h29[4] で選択された状態にプルダウンする情報を選択します。
  • 000b = VCC1/2 割り込み (過電圧、低電圧、または短絡)
  • 001b = WD 割り込みイベント (毎回)
  • 010b = 予約済み
  • 011b = ローカル ウェーク要求 (LWU)
  • 100b = バス ウェークアップ要求 (WUP)
  • 101b = 再起動カウンタ超過 (スタンバイ モードで表示)
  • 110b = 汎用アンプ
  • 111b = CAN バス故障
0予約済みR0b予約済み

9.1.34 WAKE_PIN_CONFIG3 レジスタ (アドレス = 2Ah) [リセット = F0h]

WAKE_PIN_CONFIG3 を表 9-36 に示します。

概略表に戻ります。

表 9-36 WAKE_PIN_CONFIG3 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7WAKE4_PIN_SETR/W1bWAKE4 をアクティブにするか非アクティブにするかを設定します
  • 0b = WAKE4 非アクティブ
  • 1b = WAKE4 アクティブ
6WAKE3_PIN_SETR/W1bWAKE3 をアクティブにするか非アクティブにするかを設定します
  • 0b = WAKE3 非アクティブ
  • 1b = WAKE3 アクティブ
5WAKE2_PIN_SETR/W1bWAKE2 をアクティブにするか非アクティブにするかを設定します
  • 0b = WAKE2 非アクティブ
  • 1b = WAKE2 アクティブ
4WAKE1_PIN_SETR/W1bWAKE1 をアクティブにするか非アクティブにするかを設定します
  • 0b = WAKE1 非アクティブ
  • 1b = WAKE1 アクティブ
3-0MULTI_WAKE_STATR/W0C0000b特定のビットに基づいて WAKE 入力の状態が変化することを提供します。これらのビットは WAKE 入力を表すため、複数の WAKE 入力ビットが設定されている場合、それらの特定の WAKE 入力によって WAKE イベントが発生することを示します。
  • 0001b = ウェーク 1
  • 0010b = ウェーク 2
  • 0100b = ウェーク 3
  • 1000b = ウェーク 4

9.1.35 WAKE_PIN_CONFIG4 レジスタ (アドレス = 2Bh) [リセット = 22h]

WAKE_PIN_CONFIG4 を表 9-37 に示します。

概略表に戻ります。

表 9-37 WAKE_PIN_CONFIG4 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7WAKE2_SENSER/W0bWAKE2 ピンは、静的または周期的センシングのウェーク用に設定
  • 0b = 静的センシング
  • 1b = 周期的センシング
6WAKE2_STATRH0bWAKE2 ピンのステータスを示します。
  • 0b = Low
  • 1b = High
5-4WAKE2_LEVELR/W10bWAKE2 ピンの入力スレッショルドを設定します
  • 00b = VCC1
  • 01b = 2.5 V
  • 10b = 4 V
  • 11b = 6 V
3WAKE3_SENSER/W0bWAKE3 ピンは、静的または周期的センシングのウェーク用に設定
  • 0b = 静的センシング
  • 1b = 周期的センシング
2WAKE3_STATRH0bWAKE3 ピンのステータスを示します。
  • 0b = Low
  • 1b = High
1-0WAKE3_LEVELR/W10bWAKE3 ピンの入力スレッショルドを設定します
  • 00b = VCC1
  • 01b = 2.5 V
  • 10b = 4 V
  • 11b = 6 V

9.1.36 WD_QA_CONFIG レジスタ (アドレス = 2Dh) [リセット = 0Ah]

表 9-38 に、WD_QA_CONFIG を示します。

概略表に戻ります。

表 9-38 WD_QA_CONFIG レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-6WD_ANSW_GEN_CFGR/W00bWD 応答生成構成
5-4WD_QA_POLY_CFGR/W00bWD Q&A 多項式構成
3-0WD_QA_POLY_SEEDR/W1010bWD Q&A 多項式シード値はデバイスが RESET 状態のときにロードされます

9.1.37 WD_QA_ANSWR レジスタ (アドレス = 2Eh) [リセット = 00h]

表 9-39 に、WD_QA_ANSWR を示します。

概略表に戻ります。

表 9-39 WD_QA_ANSWR レジスタ フィールドの説明
ビットフィールドタイプリセット説明
7-0WD_QA_ANSWERR/W1C00000000bMCU Q&A ウォッチドッグへの回答

9.1.38 WD_QA_QUESTION レジスタ (アドレス = 2Fh) [リセット = 3Ch]

表 9-40 に、WD_QA_QUESTION を示します。

概略表に戻ります。

表 9-40 WD_QA_QUESTION レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7予約済みR0b予約済み
6QA_ERRORR/W1C0bウォッチドッグ Q&A 回答エラーフラグ
5-4WD_ANSW_CNTRH11b受信したウォッチドッグ Q&A エラーカウンタの現在の状態
3-0WD_QUESTIONRH1100b現在のウォッチドッグの質問の値

9.1.39 SW_ID1 レジスタ (アドレス = 30h) [リセット = 00h]

SW_ID1 を表 9-41 に示します。

概略表に戻ります。

表 9-41 SW_ID1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-0EXT_ID_17:10R/W00000000b拡張 ID ビット 17:10

9.1.40 SW_ID2 レジスタ (アドレス = 31h) [リセット = 00h]

SW_ID2 を表 9-42 に示します。

概略表に戻ります。

表 9-42 SW_ID2 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-0EXT_ID_9:2R/W00000000b拡張 ID ビット 9:2

9.1.41 SW_ID3 レジスタ (アドレス = 32h) [リセット = 00h]

SW_ID3 を表 9-43 に示します。

概略表に戻ります。

表 9-43 SW_ID3 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-6EXT_ID_1:0R/W00b拡張 ID ビット 1:0
5IDER/W0b拡張 ID フィールド
  • 0b = 標準 ID (11 ビット)
  • 1b = 拡張 ID (29 ビット)
4-0ID_10:6__EXT_ID_28:24R/W00000bID[10:6] および拡張 ID[28:24]

9.1.42 SW_ID4 レジスタ (アドレス = 33h) [リセット = 00h]

SW_ID4 を表 9-44 に示します。

概略表に戻ります。

表 9-44 SW_ID4 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-2ID_5:0__EXT_ID_23:18R/W000000bID[5:0] および拡張 ID[23:18]
1-0予約済みR0b予約済み

9.1.43 SW_ID_MASK1 レジスタ (アドレス = 34h) [リセット = 00h]

SW_ID_MASK1 を表 9-45 に示します。

概略表に戻ります。

表 9-45 SW_ID_MASK1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-2予約済みR0b予約済み
1-0EXT_ID_MASK_17:16R/W00b拡張 ID マスク 17:16

9.1.44 SW_ID_MASK2 レジスタ (アドレス = 35h) [リセット = 00h]

SW_ID_MASK2 を表 9-46 に示します。

概略表に戻ります。

表 9-46 SW_ID_MASK2 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-0EXT_ID_MASK_15:8R/W00000000b拡張 ID マスク 15:8

9.1.45 SW_ID_MASK3 レジスタ (アドレス = 36h) [リセット = 00h]

SW_ID_MASK3 を表 9-47 に示します。

概略表に戻ります。

表 9-47 SW_ID_MASK3 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-0EXT_ID_MASK_7:0R/W00000000b拡張 ID マスク 7:0

9.1.46 SW_ID_MASK4 レジスタ (アドレス = 37h) [リセット = 00h]

SW_ID_MASK4 を表 9-48 に示します。

概略表に戻ります。

表 9-48 SW_ID_MASK4 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-0ID_MASK_10:3__EXT_ID_MASK_28:21R/W00000000bID マスク 10:3 および拡張 ID マスク 28:21 (ベース ID)

9.1.47 SW_ID_MASK_DLC レジスタ (アドレス = 38h) [リセット = 00h]

表 9-49 に、SW_ID_MASK_DLC を示します。

概略表に戻ります。

表 9-49 SW_ID_MASK_DLC レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-5ID_MASK_2:0__EXT_ID_MASK_20:18R/W000bID マスク 2:0 および拡張 ID マスク 20:18 (ベース ID)
4-1DLCR/W0000bDLC[3:0]
0DATA_MASK_ENR/W0bデータ マスク有効化
  • 0b = DLC フィールドとデータ フィールドは比較されず、有効とみなされます。リモートフレームが許可されます。
  • 1b = DLC フィールドは DLC[3:0] レジスタと一致している必要があり、データ フィールドのバイトは DATAx レジスタと比較され、一致するビットが 1 になります。リモートフレームは無視されます

9.1.48 DATA0 レジスタ (アドレス = 39h) [リセット = 00h]

DATA0 を表 9-50 に示します。

概略表に戻ります。

表 9-50 DATA0 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-0DATA0R/W00000000bCAN データバイト 0

9.1.49 DATA1 レジスタ (アドレス = 3Ah) [リセット = 00h]

DATA1 を表 9-51 に示します。

概略表に戻ります。

表 9-51 DATA1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-0DATA1R/W00000000bCAN データバイト 1

9.1.50 DATA2 レジスタ (アドレス = 3Bh) [リセット = 00h]

DATA2 を表 9-52 に示します。

概略表に戻ります。

表 9-52 DATA2 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-0DATA2R/W00000000bCAN データバイト 2

9.1.51 DATA3 レジスタ (アドレス = 3Ch) [リセット = 00h]

DATA3 を表 9-53 に示します。

概略表に戻ります。

表 9-53 DATA3 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-0DATA3R/W00000000bCAN データバイト 3

9.1.52 DATA4 レジスタ (アドレス = 3Dh) [リセット = 00h]

DATA4 を表 9-54 に示します。

概略表に戻ります。

表 9-54 DATA4 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-0DATA4R/W00000000bCAN データバイト 4

9.1.53 DATA5 レジスタ (アドレス = 3Eh) [リセット = 00h]

DATA5 を表 9-55 に示します。

概略表に戻ります。

表 9-55 DATA5 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-0DATA5R/W00000000bCAN データバイト 5

9.1.54 DATA6 レジスタ (アドレス = 3Fh) [リセット = 00h]

DATA6 を表 9-56 に示します。

概略表に戻ります。

表 9-56 DATA6 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-0DATA6R/W00000000bCAN データバイト 6

9.1.55 DATA7 レジスタ (アドレス = 40h) [リセット = 00h]

DATA7 を表 9-57 に示します。

概略表に戻ります。

表 9-57 DATA7 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-0DATA7R/W00000000bCAN データバイト 7

9.1.56 SW_CONFIG_1 レジスタ (アドレス = 44h) [リセット = 50h]

SW_CONFIG_1 を表 9-58 に示します。

概略表に戻ります。

表 9-58 SW_CONFIG_1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7SW_FD_PASSIVER/W0b選択的ウェーク FD パッシブ：このビットは、フレキシブルデータレートフレームの CAN が確認される際のエラーカウンタの動作を変更します。
  • 0b = フレキシブルデータレートフレームの CAN はエラーフレームとしてカウントされます。
  • 1b = フレキシブル データ レートの CAN フレームは無視されます (パッシブ)
6-4CAN_DRR/W101bCAN バスのデータレート
  • 000b = 50 Kbps
  • 001b = 100 Kbps
  • 010b = 125 Kbps
  • 011b = 250 Kbps
  • 100b = 予約済み
  • 101b = 500 Kbps
  • 110b = 予約済み
  • 111b = 1 Mbps
3-2FD_DRR/W00bCAN バス FD データ レート
  • 00b = CAN FD ≤ 4x CAN データレート
  • 01b = CAN FD ≥ 5x かつ ≤ 10x CAN データレート
  • 10b = CAN FD 8 Mbps vs. 500k CAN データレート
  • 11b = 予約済み
1-0予約済みR0b予約済み

9.1.57 SW_CONFIG_2 レジスタ (アドレス = 45h) [リセット = 00h]

SW_CONFIG_2 を表 9-59 に示します。

概略表に戻ります。

表 9-59 SW_CONFIG_2 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-0FRAME_CNTxRH00000000bフレームエラーカウンタ：受信フレームエラーを検出するたびに、このエラーカウンタが 1 ずつインクリメントされます (スタッフビット、CRC、または CRC 区切り文字エラー)。カウンタがゼロでないと仮定して、正しく受信した CAN フレームごとに、カウンタが 1 ずつデクリメントされます。デバイスが CAN FD フレームに対してパッシブ設定の場合、CAN FD と判定されたフレームはフレーム エラー カウンタに影響しません (増加または減少なし)。フレームカウンタが FRAME_CNT_THRESHOLD[7:0] の値に到達すると、次の増分でカウンタがオーバーフローし、FRAME_OVF フラグを設定します。カウンタは、フレーム検出または tSILENCE 検出を有効にするとリセットされます。

9.1.58 SW_CONFIG_3 レジスタ (アドレス = 46h) [リセット = 1Fh]

SW_CONFIG_3 を表 9-60 に示します。

概略表に戻ります。

表 9-60 SW_CONFIG_3 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-0FRAME_CNT_THRESHOLDR/W00011111bフレムエラーカウンタ スレッショルド：これらのビットは、エラーカウンタが最大値に達するポイントを設定します。次のエラーフレームでオーバーフローが発生し、FRAME_OVF フラグが設定されます。デフォルトは 31 であるため、32 のエラーによりオーバーフローフラグが設定されます。

9.1.59 SW_CONFIG_4 レジスタ (アドレス = 47h) [リセット = 00h]

SW_CONFIG_4 を表 9-61 に示します。

概略表に戻ります。

表 9-61 SW_CONFIG_4 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7SWCFGR/W0b選択的ウェークアップ構成が完了しました。注：これらのウェーク構成レジスタ (8'h30-8'h44、8'h46) のいずれかに書き込むと、SWCFG ビットがクリアされます。
  • 0b = SW レジスタが構成されていないか、または受信されていない FRAME_OVF 故障。
  • 1b = SW レジスタを構成 注：これを選択的ウェークを構成してオンにする際の最後の手順とします。
6CAN_SYNC_FDRH0bフレーム検出が有効な場合、デバイスは CAN FD フレームを適切にデコードしています。このフラグは、受信フレームごとに更新されます。このフラグをポーリングすることにより、システムはデバイスがデータ フィールドまで (データフィールドは含まない) CAN FD フレームを適切にデコードしているかどうかを判断できます。このフラグはセルフクリアです。
5CAN_SYNCRH0bCAN データと同期：このフラグは、フレーム検出が有効な場合、デバイスが CAN フレームを適切にデコードしていることを示します。このフラグは、受信フレームごとに更新されます。このフラグをポーリングすることにより、システムはデバイスが CAN フレームを適切にデコードしているかどうかを判断できます。このフラグはセルフクリアです。
4-0予約済みR0b予約済み

9.1.60 HSS_CNTL2 レジスタ (アドレス = 4Dh) [リセット = 00h]

HSS_CNTL2 を表 9-62 に示します。

概略表に戻ります。

表 9-62 HSS_CNTL2 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7予約済みR0b予約済み
6-4HSS3_CNTLR/W000bハイサイド スイッチ 3 の制御。
  • 000b = オフ
  • 001b = PWM1
  • 010b = PWM2
  • 011b = Timer1
  • 100b = Timer2
  • 101b = オン
  • 110b = PWM3
  • 111b = PWM4
3予約済みR0b予約済み
2-0HSS4_CNTLR/W000bハイサイド スイッチ 4 の制御。
  • 000b = オフ
  • 001b = PWM1
  • 010b = PWM2
  • 011b = Timer1
  • 100b = Timer2
  • 101b = オン
  • 110b = PWM3
  • 111b = PWM4

9.1.61 EEPROM レジスタ (アドレス = 4Eh) [リセット = 00h]

EEPROM を表 9-63 に示します。

概略表に戻ります。

表 9-63 EEPROM レジスタ フィールドの説明
ビットフィールドタイプリセット説明
7EEPROM_SAVER/W0b構成ビットを EEPROM に保存します。レジスタ 8'h4E[3:0] に 1b および正しいコードを書き込んで、構成ビットを EEPROM に保存します。EEPROM に書き込まれた後、自己クリアされます。
6EEPROM_CRC_CHKR/W0bEEPROM CRC チェックを強制します
  • 0b = CRC を読み取らず、チェックもしません
  • 1b = 読み取りと CRC チェックを強制的に実行します
5EEPROM_RELOADR/W0bメモリを EEPROM から再読み込みさせます
  • 0b = 再読み込みしません
  • 1b = EEPROM を再読み込みします
4予約済みR0b予約済み
3-0EEPROM_CODER/W0000bEEPROM にアクセスするためのコードは Ah です。自動的に 0h に戻されます

9.1.62 HSS_CNTL3 レジスタ (アドレス = 4Fh) [リセット = 00h]

HSS_CNTL3 を表 9-64 に示します。

概略表に戻ります。

表 9-64 HSS_CNTL3 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7HSS_OV_SD_DISR/W0bOVHSS による HSS シャットダウンを設定します
  • 0b = OVHSS により HSS がシャットオフされます
  • 1b = OVHSS の間でも HSS はオンのままです
6HSS_UV_SD_DISR/W0bUVHSS による HSS シャットダウンを設定します
  • 0b = UVHSS により HSS がシャットオフされます
  • 1b = UVHSS の間でも HSS はオンのままです
5HSS_OV_UV_RECR/W0bOVHSS または UVHSS イベントでオフになった際の、ハイサイド スイッチの自動復帰を設定します
  • 0b = イネーブル (OV/UVHSS イベントがクリアされたときに HSS 出力を自動回復)
  • 1b = ディスエーブル (自動回復は無効です。OV/UVHSS イベントがクリアされた後、コントローラで HSS を手動でオンに戻す必要があります)
4SLP_CYC_WK_ENR/W0bスリープモードで、タイマ 1 またはタイマ 2 に基づく周期ウェークを有効にします
  • 0b=ディセーブル
  • 1b = イネーブル
3予約済みR0b予約済み
2VCC2_STATUSRH0bVCC2 LDO ステータス
  • 0b = UVCC2 またはオフ
  • 1b = レギュレーション中
1VCAN_STATUSRH0bVCAN LDO ステータス
  • 0b = UVCAN またはオフ
  • 1b = レギュレーション中
0RSTRT_TIMER_SELR/W0bVCC1 が UVCC1R を超えない場合に、再起動モードを抜けるために使用する再起動タイマを選択します
  • 0b = tRSTTO
  • 1b = tINACTIVE

9.1.63 INT_GLOBAL レジスタ (アドレス = 50h) [リセット = 00h]

表 9-65 に、INT_GLOBAL を示します。

概略表に戻ります。

表 9-65 INT_GLOBAL レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7INT_7RH0bINT_7 の論理 OR
6INT_1RH0bINT_1 の論理 OR
5INT_2RH0bINT_2 の論理 OR
4INT_3RH0bINT_3 の論理 OR
3INT_CANBUSRH0bINT_CANBUS レジスタの論理和
2INT_4RH0bINT_4 の論理 OR
1予約済みR0b予約済み
0INT_6RH0bINT_6 の論理 OR

9.1.64 INT_1 レジスタ (アドレス = 51h) [リセット = 00h]

INT_1 を表 9-66 に示します。

概略表に戻ります。

表 9-66 INT_1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7WDR/W1C0bウォッチドッグイベント割り込み。注：この割り込みビットはウォッチドッグエラーイベントごとに設定され、ウォッチドッグエラーカウンタに依存しません。
6CANINT_1R/W1C0bCAN バスウェークアップ割り込み
5LWUR/W1C0bローカルウェークアップ
4WKERRR/W1C0bSWE タイマが満了してステートマシンがスリープモードに戻ると、ウェークエラービットがセットされます
3FRAME_OVF_1R/W1C0bフレームエラーカウンタのオーバーフロー
2CANSLNT_1R/W1C0bCANバスが tSILENCE の間、非アクティブ
1SWPIN_WUR/W1C0bSW ピンのウェークアップ割り込み
0CANDOM_1R/W1C0bCAN バスがドミナント状態に固着

9.1.65 INT_2 レジスタ (アドレス = 52h) [リセット = 40h]

INT_2 を表 9-67 に示します。

概略表に戻ります。

表 9-67 INT_2 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7SMSR/W1C0bスリープモードステータスフラグ。WKERR、UVIO タイムアウト、または UVIO+TSD フォルトによりスリープ モードに移行した場合のみ設定されます
6PWRONR/W1C1b電源オン
5OVCC1R/W1C0bVCC1 過電圧
4UVSUP5R/W1C0bUVSUP5 低電圧
3UVSUP3R/W1C0bUVSUP3 低電圧
2UVCC1R/W1C0bVCC1 低電圧
1TSD_SBCR/W1C0bVCC1 または HSS による SBC のサーマル シャットダウン (フェールセーフ モードから復帰した後に割り込みが通知)
0SMER/W1C0bデバイスがスリープモードのときにスリープモードが割り込みを終了すると、VCC1 故障またはウォッチドッグ故障により (有効な場合)、VCC1 がオンになってリスタートまたはフェイルセーフモードに移行します

9.1.66 INT_3 レジスタ (アドレス = 53h) [リセット = 00h]

INT_3 を表 9-68 に示します。

概略表に戻ります。

表 9-68 INT_3 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7SPIERRR/W1C0bいつ SPI ステータスビットがセットされるかをセットします
6SWERRRH0b(SWE_EN かつ NOT(SWCFG)) と FRAME_OVF の論理 OR。SWERR がセットされている間は、選択的ウェークは有効にできません
5FSMR/W1C0bフェイルセーフモードに移行済み。FSM 内でクリアできます
4CRCERRR/W1C0bSPI トランザクションの CRC エラーを検出
3VCC1SCR/W1C0bVCC1 短絡検出あり
2RSRT_CNTR/W1C0bリスタートカウンタがプログラムカウントを超過
1TSD_CANR/W1C0bVCC2 または CAN に起因するサーマル シャットダウン
0CRC_EEPROMR/W1C0bEEPROM CRC エラー

9.1.67 INT_CANBUS_1 レジスタ (アドレス = 54h) [リセット = 00h]

INT_CANBUS_1 を表 9-69 に示します。

概略表に戻ります。

表 9-69 INT_CANBUS_1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7UVCANR/W1C0bUVCAN 割り込み
6予約済みR0b予約済み
5CANHCANLR/W1C0bCANH と CANL が同時に短絡
4CANHBATR/W1C0bCANH は Vbat に短絡
3CANLGNDR/W1C0bCANL は GND へ短絡
2CANBUSOPENR/W1C0bCAN バス開放
1CANBUSGNDR/W1C0bCAN バスの GND への短絡または CANH の GND への短絡
0CANBUSBATR/W1C0bCAN バスの Vbat への短絡または CANL の Vbat への短絡

9.1.68 INT_7 レジスタ (アドレス = 55h) [リセット = 00h]

INT_7 を表 9-70 に示します。

概略表に戻ります。

表 9-70 INT_7 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7HSSOC1R/W1C0bハイサイドスイッチ 1 の過電流
6HSSOL1R/W1C0bハイサイドスイッチ 1 の開放負荷
5HSSOC2R/W1C0bハイサイドスイッチ 2 の過電流
4HSSOL2R/W1C0bハイサイドスイッチ 2 の開放負荷
3HSSOC3R/W1C0bハイサイドスイッチ 3 の過電流
2HSSOL3R/W1C0bハイサイドスイッチ 3 の開放負荷
1HSSOC4R/W1C0bハイサイドスイッチ 4 の過電流
0HSSOL4R/W1C0bハイサイドスイッチ 4 の開放負荷

9.1.69 INT_EN_1 レジスタ (アドレス = 56h) [リセット = FFh]

INT_EN_1 を表 9-71 に示します。

概略表に戻ります。

表 9-71 INT_EN_1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7WD_ENR/W1bウォッチドッグ イベント検出マスク
6CANINT_ENR/W1bCAN バスウェークアップ割り込みマスク
5LWU_ENR/W1bローカルウェークアップマスク
4WKERR_ENR/W1bウェークエラーマスク
3FRAME_OVF_ENR/W1bフレームエラーカウンタオーバーフローマスク
2CANSLNT_ENR/W1bCAN サイレントマスク
1SWPIN_WU_ENR/W1bSW ピン ウェークアップ割り込みマスク
0CANDOM_ENR/W1bCAN バス スタック ドミナント マスク

9.1.70 INT_EN_2 レジスタ (アドレス = 57h) [リセット = 7Fh]

INT_EN_2 を表 9-72 に示します。

概略表に戻ります。

表 9-72 INT_EN_2 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7SMS_ENR0bSMS フラグ有効 (読み取り専用)
6PWRON_ENR1bパワーオン フラグ イネーブル (変更不可)
5OVCC1_ENR/W1bVCC1 過電圧マスク
4UVSUP5_ENR/W1bVSUP5 低電圧マスク
3UVSUP3_ENR/W1bUVSUP3 低電圧マスク
2UVCC1_ENR/W1bVCC1 低電圧マスク
1TSD_SBC_ENR/W1bSBC サーマル シャットダウンによる割り込みのマスキング ビット
0SME_ENR1bSME 割り込みイネーブル (常にイネーブル)

9.1.71 INT_EN_3 レジスタ (アドレス = 58h) [リセット = FEh]

INT_EN_3 を表 9-73 に示します。

概略表に戻ります。

表 9-73 INT_EN_3 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7SPIERR_ENR/W1bSPI エラー割り込みマスク
6SWERR_ENR/W1b選択的ウェーク エラー マスク
5FSM_ENR/W1bフェイルセーフ ステータス フラグ マスク
4CRCERR_ENR/W1bSPI CRC エラー割り込みマスク
3VCC1SC_ENR/W1bVCC1 短絡割り込みマスク
2RSRT_CNT_ENR/W1b再起動カウンタが設定値を超えたことを示すマスク
1TSD_CAN_ENR1bCAN/VCC2 サーマル シャットダウンのマスキング ビット
0予約済みR0b予約済み

9.1.72 INT_EN_CANBUS_1 レジスタ (アドレス = 59h) [リセット = BFh]

INT_EN_CANBUS_1 を表 9-74 に示します。

概略表に戻ります。

表 9-74 INT_EN_CANBUS_1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7UVCAN_ENR/W1bUVCAN 割り込みマスク
6予約済みR0b予約済み
5CANHCANL_ENR/W1bCANH と CANL の短絡故障割り込み用のマスキング ビット
4CANHBAT_ENR/W1bCANH が Vbat に短絡した故障割り込み用のマスキング ビット
3CANLGND_ENR/W1bCANL を GND に短絡有効化
2CANBUSOPEN_ENR/W1bCAN バス開放有効化
1CANBUSGND_ENR/W1bCAN バスの GND への短絡有効化
0CANBUSBAT_ENR/W1bCAN バスの Vbat への短絡有効化

9.1.73 INT_4 レジスタ (アドレス = 5Ah) [リセット = 00h]

INT_4 を表 9-75 に示します。

概略表に戻ります。

表 9-75 INT_4 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7予約済みR0b予約済み
6予約済みR0b予約済み
5予約済みR0b予約済み
4CYC_WUPR/W1C0b内部タイマを介した周期的ウェーク割り込み
3MODE_ERRR/W1C0bモード変更リクエストの不正なトランシーバー状態
2OVHSSR/W1C0bハイサイド スイッチ用 VHSS 過電圧マ
1EEPROM_CRC_INTR/W1C0bEEPROM CRC チェックに失敗
0UVHSSR/W1C0bハイサイド スイッチ用 VHSS 低電圧

9.1.74 INT_6 レジスタ (アドレス = 5Ch) [リセット = 00h]

INT_6 を表 9-76 に示します。

概略表に戻ります。

表 9-76 INT_6 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7TSDWR/W1C0bサーマル シャットダウン警告
6UVCC1PWR/W1C0bVCC1 低電圧の事前警告
5予約済みR0b予約済み
4予約済みR0b予約済み
3予約済みR0b予約済み
2UVCC2R/W1C0bVCC2 ピンの低電圧
1OVCC2R/W1C0bVCC2 ピンの過電圧
0VCC2SCR/W1C0bVCC2 ピンの短絡

9.1.75 INT_EN_4 レジスタ (アドレス = 5Eh) [リセット = 1Fh]

INT_EN_4 を表 9-77 に示します。

概略表に戻ります。

表 9-77 INT_EN_4 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7予約済みR0b予約済み
6予約済みR0b予約済み
5予約済みR0b予約済み
4CYC_WUP_ENR/W1b周期的ウェーク割り込みのマスキング ビット
3MODE_ERR_ENR/W1bモード変更要求マスクに対する不正なトランシーバ状態
2OVHSS_ENR/W1bハイサイド スイッチの VHSS 過電圧用マスク
1EEPROM_CRC_INT_ENR/W1bEEPROM CRC チェック失敗のマスク
0UVHSS_ENR/W1bハイサイド スイッチの VHSS 低電圧用マスク

9.1.76 INT_EN_6 レジスタ (アドレス = 60h) [リセット = C7h]

INT_EN_6 を表 9-78 に示します。

概略表に戻ります。

表 9-78 INT_EN_6 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7TSDW_ENR/W1C1bサーマル シャットダウン警告マスク
6UVCC1PW_ENR/W1C1bVCC1 低電圧事前警告マスク
5予約済みR0b予約済み
4予約済みR0b予約済み
3予約済みR0b予約済み
2UVCC2_ENR/W1bVCC2 ピン低電圧マスク
1OVCC2_ENR/W1bVCC2 ピンの過電圧マスク
0VCC2SC_ENR/W1bVCC2 ピンの短絡マスク

9.1.77 INT_EN_7 レジスタ (アドレス = 62h) [リセット = FFh]

INT_EN_7 を表 9-79 に示します。

概略表に戻ります。

表 9-79 INT_EN_7 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7HSSOC1_ENR/W1bハイサイドスイッチ 1 過電流の割り込みマスク
6HSSOL1_ENR/W1bハイサイドスイッチ 1 開放負荷の割り込みマスク
5HSSOC2_ENR/W1bハイサイドスイッチ 2 過電流の割り込みマスク
4HSSOL2_ENR/W1bハイサイドスイッチ 2 開放負荷の割り込みマスク
3HSSOC3_ENR/W1bハイサイドスイッチ 3 過電流の割り込みマスク
2HSSOL3_ENR/W1bハイサイドスイッチ 3 開放負荷の割り込みマスク
1HSSOC4_ENR/W1bハイサイドスイッチ 4 過電流の割り込みマスク
0HSSOL4_ENR/W1bハイサイドスイッチ 4 開放負荷の割り込みマスク

9.1.78 BUCK_CONFIG1 レジスタ (アドレス = 65h) [リセット = 28h]

BUCK_CONFIG1 を表 9-80 に示します。

概略表に戻ります。

表 9-80 BUCK_CONFIG1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-6RSVD
(REV_ID = 20h)		R/W00bREV_ID：20h
予約済み
7-6SS_MOD_FREQ
(REV_ID = 21h)		R/W00bREV_ID：21h
スペクトラム拡散変調の周波数拡散オプション。
注：これらのビットは、REV_ID = 21h (シリコン リビジョン 2.1) でのみ利用できます。
注：拡散スペクトラムを有効にした 1.8MHz のスイッチング周波数は、AM バンドで放射ノイズを発生させる可能性があります。AM バンドへの干渉を最小限にするため、4%デルタの周波数変調オプションを使用することが推奨されます
  • 00b = オフ
  • 01b = 4% デルタ fc
  • 10b = 8% デルタ fc
  • 11b = 予約済み
5-4BUCK_FSWR/W10b降圧レギュレータのスイッチング周波数の設定
  • 00b = 1.8MHz
  • 01b = 2.0MHz
  • 10b = 2.2MHz
  • 11b = 2.4MHz
3PWM_PFM_CNTL_NORMALR/W1bノーマル モードにおける PFM と PWM のモード設定
  • 0b = 自動 (PFM モードと PWM モードの間の自動遷移)
  • 1b = PWM
2PWM_PFM_CNTL_STDBY_SLPR/W0bスタンバイ / スリープ モードでの PFM および PWM モード構成
  • 0b = 自動 (PFM モードと PWM モードの間の自動遷移)
  • 1b = PWM
1RSVD
(REV_ID = 20h)		R/W0bREV_ID：20h
予約済みビット、REV_ID が 20h (シリコン リビジョン 2.0) の場合。
注：ES_2.0 でこのビットをセットしないでください
1PRSS_EN
(REV_ID = 21h)		R/W0bREV_ID：21h
疑似ランダム スペクトラム拡散 (PRSS) を有効にします
注：このビットは、REV_ID = 21h (シリコン リビジョン 2.1) でのみ使用できます
  • 0b = 直線性拡散スペクトラム
  • 1b = 疑似ランダム拡散スペクトラム
0ICC1_CUR_LIMITR/W0b降圧レギュレータの電流制限スレッショルド
  • 0b = High スレッショルド (1A 負荷)
  • 1b = Low スレッショルド (500mA 負荷)

9.1.79 ID_PIN_STATUS レジスタ (アドレス = 78h) [リセット = 00h]

表 9-81 に、ID_PIN_STATUS を示します。

概略表に戻ります。

表 9-81 ID_PIN_STATUS レジスタ フィールドの説明
ビットフィールドタイプリセット説明
7-6ID4_STATR/W0C00bID4 ピン接続のステータス 注：WAKE_ID4_PU_PD レジスタビットが 01b (プルダウン) または 10b (プルアップ) に設定されている場合、ステータスビットは 00b にリセットされます。このような場合、WAKE4_STAT ビットは ID4 ピンのリアルタイムピンロジックを反映します。
  • 00b = 不明
  • 01b = GND に接続
  • 10b = VSUP に接続
  • 11b = フローティング
5-4ID3_STATR/W0C00bID3 ピン接続のステータス 注：WAKE_ID3_PU_PD レジスタビットが 01b (プルダウン) または 10b (プルアップ) に設定されている場合、ステータスビットは 00b にリセットされます。このような場合、WAKE3_STAT ビットは ID3 ピンのリアルタイムピンロジックを反映します。
  • 00b = 不明
  • 01b = GND に接続
  • 10b = VSUP に接続
  • 11b = フローティング
3-2ID2_STATR/W0C00bID2 ピン接続のステータス 注：WAKE_ID2_PU_PD レジスタビットが 01b (プルダウン) または 10b (プルアップ) に設定されている場合、ステータスビットは 00b にリセットされます。このような場合、WAKE2_STAT ビットは ID2 ピンのリアルタイムピンロジックを反映します。
  • 00b = 不明
  • 01b = GND に接続
  • 10b = VSUP に接続
  • 11b = フローティング
1-0ID1_STATR/W0C00bID1 ピン接続のステータス 注：WAKE_ID1_PU_PD レジスタビットが 01b (プルダウン) または 10b (プルアップ) に設定されている場合、ステータスビットは 00b にリセットされます。このような場合、WAKE1_STAT ビットは ID1 ピンのリアルタイムピンロジックを反映します。
  • 00b = 不明
  • 01b = GND に接続
  • 10b = VSUP に接続
  • 11b = フローティング

9.1.80 WAKE_ID_CONFIG1 レジスタ (アドレス = 79h) [リセット = 66h]

WAKE_ID_CONFIG1 を表 9-82 に示します。

概略表に戻ります。

表 9-82 WAKE_ID_CONFIG1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7ID2_ENR/W0bID2 機能を有効/無効にします 注: ID2_ENとWAKE2_PIN_SET の両方が 1b に設定されている場合、デバイスは WAKE2_PIN_SET 設定を無視し、WAKE2/ID2 ピンで ID 機能が有効になります。
  • 0b = ID2 ピンを無効化
  • 1b = ID2 ピンを有効化
6-5WAKE_ID2_PU_PDR/W11bID2 のプルアップ、プルダウン、自動、または無効の設定 注意: 自動選択 (11b) の場合のみ、ID2_STAT レジスタビットが更新されます。
  • 00b = プルアップもプルダウンもアクティブではありません
  • 01b = プルダウンがアクティブになっています
  • 10b = プルアップがアクティブになります
  • 11b = プルアップ / プルダウンの自動選択
4ID2_PD_VALUER0bID2 ピンのプルダウン電流強度設定
  • 0b = 3mA
  • 1b = 10mA
3ID1_ENR/W0bID1 機能を有効/無効にします 注: ID1_ENとWAKE1_PIN_SET の両方が 1b に設定されている場合、デバイスは WAKE1_PIN_SET 設定を無視し、WAKE1/ID1 ピンで ID 機能が有効になります。
  • 0b = ID1 ピンを無効化
  • 1b = ID1 ピンを有効化
2-1WAKE_ID1_PU_PDR/W11bID1 のプルアップ、プルダウン、自動、または無効の設定 注意: 自動選択 (11b) の場合のみ、ID1_STAT レジスタビットが更新されます。
  • 00b = プルアップもプルダウンもアクティブではありません
  • 01b = プルダウンがアクティブになっています
  • 10b = プルアップがアクティブになります
  • 11b = プルアップ / プルダウンの自動選択
0ID1_PD_VALUER0bID1 ピンのプルダウン電流強度設定
  • 0b = 3mA
  • 1b = 10mA

9.1.81 WAKE_ID_CONFIG2 レジスタ (アドレス = 7Ah) [リセット = 66h]

WAKE_ID_CONFIG2 を表 9-83 に示します。

概略表に戻ります。

表 9-83 WAKE_ID_CONFIG2 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7ID4_ENR/W0bID4 機能を有効/無効にします 注: ID4_ENとWAKE4_PIN_SET の両方が 1b に設定されている場合、デバイスは WAKE4_PIN_SET 設定を無視し、WAKE4/ID4 ピンで ID 機能が有効になります。
  • 0b = ID4 ピンを無効化
  • 1b = ID4 ピンを有効化
6-5WAKE_ID4_PU_PDR/W11bID4 のプルアップ、プルダウン、自動、または無効の設定 注意: 自動選択 (11b) の場合のみ、ID4_STAT レジスタビットが更新されます。
  • 00b = プルアップもプルダウンもアクティブではありません
  • 01b = プルダウンがアクティブになっています
  • 10b = プルアップがアクティブになります
  • 11b = プルアップ / プルダウンの自動選択
4ID4_PD_VALUER0bID4 ピンのプルダウン電流強度設定
  • 0b = 3mA
  • 1b = 10mA
3ID3_ENR/W0bID3 機能を有効/無効にします 注: ID3_ENとWAKE3_PIN_SET の両方が 1b に設定されている場合、デバイスは WAKE3_PIN_SET 設定を無視し、WAKE3/ID3 ピンで ID 機能が有効になります。
  • 0b = ID3 ピンを無効化
  • 1b = ID3 ピンを有効化
2-1WAKE_ID3_PU_PDR/W11bID3 のプルアップ、プルダウン、自動、または無効の設定 注意: 自動選択 (11b) の場合のみ、ID3_STAT レジスタビットが更新されます。
  • 00b = プルアップもプルダウンもアクティブではありません
  • 01b = プルダウンがアクティブになっています
  • 10b = プルアップがアクティブになります
  • 11b = プルアップ / プルダウンの自動選択
0ID3_PD_VALUER0bID3 ピンのプルダウン電流強度設定
  • 0b = 3mA
  • 1b = 10mA

9.1.82 WAKE_PIN_CONFIG5 レジスタ (アドレス = 7Bh) [リセット = 20h]

WAKE_PIN_CONFIG5 を表 9-84 に示します。

概略表に戻ります。

表 9-84 WAKE_PIN_CONFIG5 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7WAKE4_SENSER/W0bWAKE4 ピンは、静的または周期的センシングのウェーク用に設定
  • 0b = 静的センシング
  • 1b = 周期的センシング
6WAKE4_STATRH0bWAKE4 ピンのステータスを示します。
  • 0b = Low
  • 1b = High
5-4WAKE4_LEVELR/W10bWAKE4 ピンの入力スレッショルドを設定します
  • 00b = VCC1 ベース
  • 01b = 2.5 V
  • 10b = 4 V
  • 11b = 6 V
3-0予約済みR0b予約済み