JAJSLP4
December 2021
DAC43508
,
DAC53508
PRODUCTION DATA
1
特長
2
アプリケーション
3
概要
4
Revision History
5
Device Comparison Table
6
Pin Configurations and Functions
7
Specifications
7.1
Absolute Maximum Ratings
7.2
ESD Ratings
7.3
Recommended Operating Conditions
7.4
Thermal Information
7.5
Electrical Characteristics
7.6
Timing Requirements: SPI
7.7
Timing Requirements: Logic
7.8
Timing Diagrams
7.9
Typical Characteristics: Static Performance
7.10
Typical Characteristics: Dynamic Performance
7.11
Typical Characteristics: General
8
Detailed Description
8.1
Overview
8.2
Functional Block Diagram
8.3
Feature Description
8.3.1
Digital-to-Analog Converter (DAC) Architecture
8.3.1.1
DAC Transfer Function
8.3.1.2
DAC Register Update and LDAC Functionality
8.3.1.3
CLR Functionality
8.3.1.4
Output Amplifier
8.3.2
Reference
8.3.3
Power-On Reset (POR)
8.3.4
Software Reset
8.4
Device Functional Modes
8.4.1
Power-Down Mode
8.5
Programming
8.5.1
Serial Peripheral Interface (SPI)
8.6
Register Map
8.6.1
DEVICE_CONFIG Register (address = 01h) [reset = 00FFh]
8.6.2
STATUS_TRIGGER Register (address = 02h) [reset = 0000h]
8.6.3
BRDCAST Register (address = 03h) [reset = 0000h]
8.6.4
DACn_DATA Register (address = 08h to 0Fh) [reset = 0000h]
9
Application and Implementation
9.1
Application Information
9.2
Typical Applications
9.2.1
Programmable LED Biasing
9.2.1.1
Design Requirements
9.2.1.2
Detailed Design Procedure
9.2.1.3
Application Curve
9.2.2
Programmable Window Comparator
9.2.2.1
Design Requirements
9.2.2.2
Detailed Design Procedure
9.2.2.3
Application Curve
10
Power Supply Recommendations
11
Layout
11.1
Layout Guidelines
11.2
Layout Example
12
Device and Documentation Support
12.1
Documentation Support
12.1.1
Related Documentation
12.2
ドキュメントの更新通知を受け取る方法
12.3
サポート・リソース
12.4
Trademarks
12.5
静電気放電に関する注意事項
12.6
用語集
13
Mechanical, Packaging, and Orderable Information
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
RTE|16
MPQF149D
サーマルパッド・メカニカル・データ
RTE|16
QFND525B
発注情報
jajslp4_oa
1
特長
±1LSB INL および DNL
幅広い動作範囲
電源:1.8V~5.5V
温度範囲:-40℃~+125℃
3 線式 SPI インターフェイス
2.7V ≤ V
DD
≤ 5.5V の場合、VIH = 2.4V
1.8V ≤ V
DD
≤ 2.7V の場合、VIH = (V
DD
- 0.3V)
LDAC
ピンによる出力の同時更新
超低消費電力:チャネルあたり 0.1mA (1.8V の場合)
低消費電力スタートアップ・モード:出力は A
GND
に接続した 10kΩ でパワーダウンします。
超小型パッケージ
16 ピン WQFN (3mm × 3mm)