产品详情

Number of outputs 2 Output type LP-HCSL, LVCMOS, LVDS Output frequency (max) (MHz) 400 Core supply voltage (V) 1.8, 2.5, 3.3 Output supply voltage (V) 1.8, 2.5, 3.3 Operating temperature range (°C) -40 to 105 Features I2C, One-Time Programmable (OTP) memory, PCIe Gen 1 - 7 compliant, Pin programmable, Serial interface Rating Automotive
Number of outputs 2 Output type LP-HCSL, LVCMOS, LVDS Output frequency (max) (MHz) 400 Core supply voltage (V) 1.8, 2.5, 3.3 Output supply voltage (V) 1.8, 2.5, 3.3 Operating temperature range (°C) -40 to 105 Features I2C, One-Time Programmable (OTP) memory, PCIe Gen 1 - 7 compliant, Pin programmable, Serial interface Rating Automotive
VQFN (RGT) 16 9 mm² (3 mm × 3 mm)
  • 符合面向汽车应用的 AEC-Q100 2 级标准
  • 环境温度:–40°C 至 105°C
  • 功能安全型:
  • 集成 BAW 谐振器,无需外部基准
  • 灵活的频率生成:
    • 两个通道分频器:多达三个独特的输出频率,范围为 2.5MHz 至 400MHz
    • LVCMOS 输出支持高达 200MHz 的频率:1.8V、2.5V 或 3.3V
    • OUT0 和 OUT1 引脚上的交流 LVDS、直流 LVDS、LP-HCSL 和 LVCMOS 组合
  • 总输出频率稳定性:±25ppm
  • 2 个运行模式:I2C 或预编程的 OTP
  • 符合 PCIe 第 1 代到第 7 代标准:具有或不具有 SSC、SRNS 和 SRIS 的通用时钟
  • 具有 SSC 时 PCIe 抖动极低:
    • PCIe 第 5 代通用时钟抖动:最大 57.5fs(PCIe 限制为 150fs)
    • PCIe 第 6 代通用时钟抖动:最大 34.5fs(PCIe 限制为 100fs)
    • PCIe 第 7 代通用时钟抖动:最大 29.6fs(PCIe 限制为 67fs)
  • 可编程 SSC 调制深度
    • 预编程:在 200MHz FOD 频率下进行 –0.1%、–0.25%、–0.3% 和 –0.5% 向下展频
    • 寄存器可编程:–0.1% 至 –3% 向下展频或 ±0.05% 至 ±1.5% 中心展频
  • 1.8V 至 3.3V 的电源电压
  • 内部 LDO,对于 LP-HCSL 输出,在 500kHz 开关噪声下具有 –93.1dBc PSNR
  • 输出到输出偏斜:<50ps
  • 失效防护数字输入引脚
  • 符合面向汽车应用的 AEC-Q100 2 级标准
  • 环境温度:–40°C 至 105°C
  • 功能安全型:
  • 集成 BAW 谐振器,无需外部基准
  • 灵活的频率生成:
    • 两个通道分频器:多达三个独特的输出频率,范围为 2.5MHz 至 400MHz
    • LVCMOS 输出支持高达 200MHz 的频率:1.8V、2.5V 或 3.3V
    • OUT0 和 OUT1 引脚上的交流 LVDS、直流 LVDS、LP-HCSL 和 LVCMOS 组合
  • 总输出频率稳定性:±25ppm
  • 2 个运行模式:I2C 或预编程的 OTP
  • 符合 PCIe 第 1 代到第 7 代标准:具有或不具有 SSC、SRNS 和 SRIS 的通用时钟
  • 具有 SSC 时 PCIe 抖动极低:
    • PCIe 第 5 代通用时钟抖动:最大 57.5fs(PCIe 限制为 150fs)
    • PCIe 第 6 代通用时钟抖动:最大 34.5fs(PCIe 限制为 100fs)
    • PCIe 第 7 代通用时钟抖动:最大 29.6fs(PCIe 限制为 67fs)
  • 可编程 SSC 调制深度
    • 预编程:在 200MHz FOD 频率下进行 –0.1%、–0.25%、–0.3% 和 –0.5% 向下展频
    • 寄存器可编程:–0.1% 至 –3% 向下展频或 ±0.05% 至 ±1.5% 中心展频
  • 1.8V 至 3.3V 的电源电压
  • 内部 LDO,对于 LP-HCSL 输出,在 500kHz 开关噪声下具有 –93.1dBc PSNR
  • 输出到输出偏斜:<50ps
  • 失效防护数字输入引脚

LMK3H0102-Q1 是一款 2 输出 PCIe 第 1 代至第 7 代兼容无基准时钟发生器,支持展频时钟 (SSC)。该器件基于 TI 专有的体声波 (BAW) 技术,无需任何晶体或外部时钟基准即可提供 ±25ppm 时钟输出。该器件可以同时提供 2 个 SSC 时钟、2 个非 SSC 时钟,或者同时提供 1 个 SSC 时钟和 1 个非 SSC 时钟。该器件满足从第 1 代到第 7 代的完整 PCIe 合规性,包括具有或不具有 SSC、独立基准无展频 (SRNS) 和独立基准独立展频 (SRIS) 的通用时钟。

可通过引脚或 I2C 接口轻松配置该器件。可以使用一个外部直流/直流转换器为该器件供电。有关电源滤波和通过直流/直流转换器供电的详细指南,请参阅电源相关建议。

有关每个 LMK3H0102Txx 配置的 OTP 默认设置,请参阅 LMK3H0102 配置指南

LMK3H0102-Q1 是一款 2 输出 PCIe 第 1 代至第 7 代兼容无基准时钟发生器,支持展频时钟 (SSC)。该器件基于 TI 专有的体声波 (BAW) 技术,无需任何晶体或外部时钟基准即可提供 ±25ppm 时钟输出。该器件可以同时提供 2 个 SSC 时钟、2 个非 SSC 时钟,或者同时提供 1 个 SSC 时钟和 1 个非 SSC 时钟。该器件满足从第 1 代到第 7 代的完整 PCIe 合规性,包括具有或不具有 SSC、独立基准无展频 (SRNS) 和独立基准独立展频 (SRIS) 的通用时钟。

可通过引脚或 I2C 接口轻松配置该器件。可以使用一个外部直流/直流转换器为该器件供电。有关电源滤波和通过直流/直流转换器供电的详细指南,请参阅电源相关建议。

有关每个 LMK3H0102Txx 配置的 OTP 默认设置,请参阅 LMK3H0102 配置指南

下载 观看带字幕的视频 视频

技术文档

设计与开发

如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。

评估板

LMK3H0102EVM — LMK3H0102 评估模块

LMK3H0102 评估模块提供了完整的时钟平台,可评估 LMK3H0102 具有 BAW(体声波)集成式振荡器的时钟发生器的时钟性能、引脚配置、软件配置和特性。
用户指南: PDF | HTML
支持的产品和硬件
有库存
限制:
??asset.out-of-stock-ti_zh_CN??
无货
设计工具

PLLATINUMSIM-SW — PLL 环路滤波器、相位噪声、锁定时间和杂散模拟工具

PLLATINUMSIM-SW 是一款仿真工具,允许用户创建我们 PLLatinum™ 集成电路的详细设计和仿真,其中包括 LMX 系列锁相环 (PLL) 和合成器。

支持的产品和硬件
封装 引脚 CAD 符号、封装和 3D 模型
VQFN (RGT) 16 Ultra Librarian

订购和质量

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

可获得 TI 工程师技术支持的 TI E2E™ 论坛

所有内容均由 TI 和社区贡献者按“原样”提供,并不构成 TI 规范。请参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持。​​​​​​​​​​​​​​

视频