Dieses Referenzdesign verwendet vier UCC12050 DC-DC-Wandler mit hohem Wirkungsgrad, niedrigem EMI-Werten und verstärkter Isolierung von 5 kVRMS auf einer einzigen Leiterplatte. Das Referenzdesign enthält zusätzliche Bestimmungen wie Ferritperlen für optimierte niedrige EMI-Emissionen. Die Ausgangsspannungen, VISO, können für 3,3 V, 3,7 V, 5 V (Standard) und 5,4 V gewählt werden. Jeder der vier Ausgänge enthält einen 100-mA-, 500-mW-Lastwiderstand, der standardmäßig die maximale Ausgangsleistung steuert, aber leicht geändert werden kann, um jede gewünschte Ausgangslast, bis zu 500 mW für jeden einzelnen Wandler, zu ermöglichen. Ein einzelner SMB-Eingangsstecker (J3) ermöglicht den einfachen und bequemen Anschluss an die Eingangsspannungsquelle über ein abgeschirmtes Eingangskabel. Das primäre Ziel dieses Referenzdesigns ist es, die Auswirkungen mehrerer Hochfrequenzwandler auf die EMI-Werte gemäß dem Teststandard CISPR 32, Klasse B zu untersuchen. Zu den Anwendungen gehören isolierte Vorspannungsversorgungen für isolierte Datenwandler, Verstärker und Motortreiber, die in der Industrie, der Fabrikautomation und in Netzinfrastruktursystemen eingesetzt werden.
| Ausgangsspannung – Auswahlmöglichkeiten | PMP22682.1 |
|---|---|
| Vin (Min) (V) | 4.5 |
| Vin (Max) (V) | 5.5 |
| Vout (Nom) (V) | 5 |
| Iout (Max) (A) | .1 |
| Ausgangsleistung (W) | .5 |
| Isoliert/Nicht isoliert | Isolated |
| Eingabetyp | DC |
| Topologie | Other |
Eine voll bestückte Platine wurde nur für Test- und Leistungsvalidierung entwickelt. Sie wird nicht zum Verkauf angeboten.
Laden Sie sich sofort einsetzbare Systemdateien herunter, um Ihren Designprozess zu beschleunigen.
Testergebnisse für das Referenzdesign, mit Wirkungsgraddiagrammen, Testvoraussetzungen und mehr.
Detaillierter Überblick über das Design-Layout zur Bestimmung der Position der Komponenten
Vollständige Liste mit Designkomponenten, Referenz-Bezeichnern und Hersteller-/Teilenummern
Dateien für 3D-Modelle oder 2D-Zeichnungen von IC-Komponenten
Designdatei mit Informationen zur physikalischen Platinenschicht der Design-Platine
Leiterplattenschicht-Plotdatei zur Erstellung des Design-Layouts der Leiterplatte
Detailliertes Schaltplandiagramm für Design-Layout und Komponenten
Enthält TI-Produkte in der Entwicklung und mögliche Alternativen.
| Typ | Titel | Neueste englische Version herunterladen | Datum | ||
|---|---|---|---|---|---|
| * | Prüfbericht | 5-VIN to 5-VOUT, 100-mA, low-EMI, 5-kVRMS Reinforced Isolation DC/DC Power Suppl | PDF | HTML | 27.09.2021 | |
| Whitepaper | Addressing High-Volt Design Challenges w/ Reliable and Affordable Isolation Tech (Rev. C) | PDF | HTML | 26.09.2023 |
Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.
Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support.