Dieses Referenzdesign weist nach, wie sich mit hohen Abtastraten und guter Auflösung bei niedrigen Materialkosten mehrere ADC-Interleaving-Raten erreichen lassen. Dieses Referenzdesign wurde unter Berücksichtigung von elektronischen Bildgebungssystemen entwickelt. Hochauflösende Bildgebung und andere Signalverarbeitungsanwendungen mit hoher Geschwindigkeit erfordern ADCs, die hohe Auflösung, hohen Rauschabstand (SNR), hohe Geschwindigkeit und geringen Stromverbrauch erreichen können. Diese Anforderungen können nicht immer mit einem einzigen Chip erfüllt werden. Durch die Verschachtelung mehrerer SAR-ADCs optimiert das Design Kompromisse zwischen verschiedenen ADCs, um alle Systemanforderungen zu erfüllen.
Merkmale
- Auflösung: 14 Bit
- Eingabetyp: unipolar, unsymmetrisch
- SNR > 73 dB, ENOB: 12-Bit, THD < – 80 dB
- Leistung: < 33 mW
- Kurze Latenzzeit im Vergleich zu einer ADC-basierten Lösung mit Pipeline
- Kompakte Abmessungen: 22 mm x 13 mm