TIDA-01355

Referenzdesign für analoges Frontend zur Bildverarbeitung mit zeitversetzten SAR-ADCs, 73 dB SNR, 7,

TIDA-01355

Designdateien

Überblick

Dieses Referenzdesign weist nach, wie sich mit hohen Abtastraten und guter Auflösung bei niedrigen Materialkosten mehrere ADC-Interleaving-Raten erreichen lassen. Dieses Referenzdesign wurde unter Berücksichtigung von elektronischen Bildgebungssystemen entwickelt. Hochauflösende Bildgebung und andere Signalverarbeitungsanwendungen mit hoher Geschwindigkeit erfordern ADCs, die hohe Auflösung, hohen Rauschabstand (SNR), hohe Geschwindigkeit und geringen Stromverbrauch erreichen können. Diese Anforderungen können nicht immer mit einem einzigen Chip erfüllt werden. Durch die Verschachtelung mehrerer SAR-ADCs optimiert das Design Kompromisse zwischen verschiedenen ADCs, um alle Systemanforderungen zu erfüllen.

Merkmale
  • Auflösung: 14 Bit
  • Eingabetyp: unipolar, unsymmetrisch
  • SNR > 73 dB, ENOB: 12-Bit, THD < – 80 dB
  • Leistung: < 33 mW
  • Kurze Latenzzeit im Vergleich zu einer ADC-basierten Lösung mit Pipeline
  • Kompakte Abmessungen: 22 mm x 13 mm
Herunterladen Video mit Transkript ansehen Video

Eine voll bestückte Platine wurde nur für Test- und Leistungsvalidierung entwickelt. Sie wird nicht zum Verkauf angeboten.

Designdateien und Produkte

Designdateien

Laden Sie sich sofort einsetzbare Systemdateien herunter, um Ihren Designprozess zu beschleunigen.

TIDUD58.PDF (1400 KB)

Überblick über Referenzdesigns und verifizierte Leistungstestdaten

TIDRS30.PDF (188 KB)

Detaillierter Überblick über das Design-Layout zur Bestimmung der Position der Komponenten

TIDRS29.PDF (99 KB)

Vollständige Liste mit Designkomponenten, Referenz-Bezeichnern und Hersteller-/Teilenummern

TIDRS33.ZIP (1756 KB)

Dateien für 3D-Modelle oder 2D-Zeichnungen von IC-Komponenten

TIDCDP1.ZIP (263 KB)

Designdatei mit Informationen zur physikalischen Platinenschicht der Design-Platine

TIDRS31.PDF (786 KB)

Leiterplattenschicht-Plotdatei zur Erstellung des Design-Layouts der Leiterplatte

TIDRS32.PDF (235 KB)

Leiterplattenschicht-Plotdatei zur Erstellung des Design-Layouts der Leiterplatte

TIDRS28.PDF (319 KB)

Detailliertes Schaltplandiagramm für Design-Layout und Komponenten

Produkte

Enthält TI-Produkte in der Entwicklung und mögliche Alternativen.

Präzisions-ADCs

ADS705614-Bit-SAR-ADC mit extrem geringem Stromverbrauch, 2,5 MSPS und SPI

Datenblatt: PDF | HTML
Nicht invertierende Puffer & Treiber

SN74AUCH2448-Kanal-, 0,8-V- bis 2,7-V-Hochgeschwindigkeitspuffer mit Bus-Hold und Tri-State-Ausgängen

Datenblatt: PDF
Serienspannungsreferenzen

REF2033Spannungsreferenz mit 3,3 V Vref, geringer Drift und geringem Stromverbrauch, zwei Ausgängen, Vref u

Datenblatt: PDF | HTML
Hochgeschwindigkeits-Operationsverstärker (Transitfrequenz ≥ 50 MHz)

OPA836Sehr energieeffizienter Transimpedanz-Operationsverstärker, negative Eingangsstromschiene, Rail-to-R

Datenblatt: PDF
Linear- und Low-Dropout-Regler (LDO)

LP5907250-mA-Regler mit niedrigem Rauschen, hohem PSRR und extrem niedriger Abfallspannung mit niedrigem I

Datenblatt: PDF | HTML

Technische Dokumentation

star
= Von TI ausgewählte Top-Dokumentation
Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 2
Typ Titel Neueste englische Version herunterladen Datum
* Designleitfaden AFE Ref Design for Imaging Using Time-Interleaved SAR ADCs w/ 73dB SNR, 7.5 MSPS 07.08.2017
Anwendungshinweis Low-Cost, Low-Power, Small 14-bit AFE: Interleaved ADCs Scalable up to 7.5 MSPS 26.05.2017

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Alle Forenthemen auf Englisch anzeigen

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support.