Dieses Referenzdesign zeigt eine Schnittstellenimplementierung zur Verbindung mehrerer 8-Kanal-Hochspannungs-SAR-ADCs mit MUX-Eingang (6) mit den Sitara-Arm-Prozessoren zur Erweiterung der Anzahl der Eingangskanäle mit programmierbarer Echtzeiteinheit (Programmable Real-Time Unit, PRU-ICSS). ADCs sind für simultane Abtastung der gleichen Kanäle über alle ADCs konfiguriert. Das Design unterstreicht die Fähigkeit des PRU-ICSS, Datenraten von 1536 ksps (jede Abtastung = 16 Bit) mit 640 Abtastungen pro Leitungszyklus zu verarbeiten. Bei einem Zyklus von 50 Hz entspricht dies 32 ksps pro Kanal bei 6 ADCs gleichzeitig (640 Abtastwerte/Zyklus*50 Hz*6 ADCs*8 Kanäle = 1536 ksps). Außerdem wird die zweite PRU zur Nachverarbeitung der Daten verwendet, um eine kohärente Abtastung zu erreichen.
Eine voll bestückte Platine wurde nur für Test- und Leistungsvalidierung entwickelt. Sie wird nicht zum Verkauf angeboten.
Laden Sie sich sofort einsetzbare Systemdateien herunter, um Ihren Designprozess zu beschleunigen.
Überblick über Referenzdesigns und verifizierte Leistungstestdaten
Detaillierter Überblick über das Design-Layout zur Bestimmung der Position der Komponenten
Vollständige Liste mit Designkomponenten, Referenz-Bezeichnern und Hersteller-/Teilenummern
Dateien für 3D-Modelle oder 2D-Zeichnungen von IC-Komponenten
Designdatei mit Informationen zur physikalischen Platinenschicht der Design-Platine
Leiterplattenschicht-Plotdatei zur Erstellung des Design-Layouts der Leiterplatte
Detailliertes Schaltplandiagramm für Design-Layout und Komponenten
Enthält TI-Produkte in der Entwicklung und mögliche Alternativen.
| Typ | Titel | Neueste englische Version herunterladen | Datum | ||
|---|---|---|---|---|---|
| * | Designleitfaden | Flexible Interface (PRU-ICSS) Reference Design for Simultaneous, Coherent DAQ (Rev. A) | 03.01.2019 | ||
| Technischer Artikel | Improving sensor DAQ performance using the PRU-ICSS for grid protection and contro | PDF | HTML | 09.10.2018 | ||
| Technischer Artikel | Interfacing multiple ADCs to a single processor for grid protection and control | PDF | HTML | 13.09.2018 | ||
| Anwendungshinweis | HSR/PRP Solutions on Sitara Processors for Grid Substation Communication | 17.04.2018 | |||
| Technischer Artikel | Analog interfacing for grid infrastructure with Sitara processors | PDF | HTML | 15.02.2018 |
Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.
Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support.