Für Entwickler moderner Radarsysteme, die derzeit einen FPGA oder ASIC für die Verbindung mit Hochgeschwindigkeits-Datenwandlern verwenden und eine schnellere Markteinführung mit höherer Leistung und einer erheblichen Reduzierung von Kosten, Stromverbrauch und Größe benötigen, enthält dieses Referenzdesign den ersten allgemein verfügbaren Prozessor mit einer JESD204B-Schnittstelle und einer Digital-Frontend-Verarbeitung (DFE). Die Verbindung mit ADC14X250 und DAC38J84 bietet eine effiziente Lösung für Avionik- und Rüstungsanwendungen wie Radar, elektronische Kriegsführung, Computerplattformen und Transponder.
Eine voll bestückte Platine wurde nur für Test- und Leistungsvalidierung entwickelt. Sie wird nicht zum Verkauf angeboten.
Laden Sie sich sofort einsetzbare Systemdateien herunter, um Ihren Designprozess zu beschleunigen.
Überblick über Referenzdesigns und verifizierte Leistungstestdaten
Vollständige Liste mit Designkomponenten, Referenz-Bezeichnern und Hersteller-/Teilenummern
Dateien für 3D-Modelle oder 2D-Zeichnungen von IC-Komponenten
Dateien für 3D-Modelle oder 2D-Zeichnungen von IC-Komponenten
Detailliertes Schaltplandiagramm für Design-Layout und Komponenten
Enthält TI-Produkte in der Entwicklung und mögliche Alternativen.
| Typ | Titel | Neueste englische Version herunterladen | Datum | ||
|---|---|---|---|---|---|
| * | Designleitfaden | Optimized Radar System Design Using a DSP+ARM SoC and ADC14X250 Design Guide | 08.12.2015 | ||
| Anwendungshinweis | 66AK2L06 JESD Attachment to ADC14X250/DAC38J84 (Rev. A) | 24.06.2016 | |||
| Whitepaper | Optimizing Modern Radar Systems using Low- Latency, High-Performance FFT Coproce | 17.12.2015 | |||
| Product overview | 66AK2L06 SoC Product Bulletin | 15.04.2015 |
Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.
Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support.