Das Referenzdesign TIDEP0079 zeigt eine EtherCAT®-Masterschnittstelle, die auf dem Sitara™ AM572x-Prozessor unter Verwendung des EC-Master-Stacks von acontis ausgeführt wird. Diese EtherCAT-Master-Lösung kann für EtherCAT-basierte SPS- oder Bewegungssteuerungsanwendungen verwendet werden. Der EtherCAT-Master wird sowohl auf dem Ethernet-Switch als auch auf den PRU-ICSS-Ethernet-Ports des AM572x-Prozessors profiliert, um Entwicklern die Flexibilität zu geben, einen der beiden Switch-Ports oder vier PRU-ICSS-Ethernet-Ports des Bausteins zu verwenden. Die EtherCAT-Master-Implementierung kann Zykluszeiten von weniger als 100 µs sowohl für den Switch als auch für die PRU-ICSS-Ethernet-Ports erreichen. Die zeitgesteuerte Übermittlung (Time-Triggered Send, TTS) kann auf dem PRU-ICSS aktiviert werden, um Jitter zu reduzieren, kürzere Zykluszeiten zu erreichen und die Latenz in Fällen zu reduzieren, in denen keine verteilte Taktung verwendet wird.
Merkmale
- Beispiele für die Implementierung des EtherCAT-Masters sowohl auf dem Ethernet-Switch (CPSW) als auch auf den PRU-ICSS-Ethernet-Ports für Designflexibilität
- EtherCAT-Master auf PRU-ICSS mit zeitgesteuerter Übermittlung
- Hochportabler EC-Master-Stack von acontis
- Sowohl für den Ethernet-Switch als auch für die PRU-ICSS-Ethernet-Ports wird eine Zyklus-CPU-Auslastung von weniger als 30 µs erreicht
- EtherCAT-Master-Stack der Klasse A oder Klasse B gemäß ETG.1500-Spezifikation
- Dieses Referenzdesign wurde auf der Platine TMDXIDK5728 getestet und beinhaltet Dokumentation, Software, Demoanwendung und HW-Designdateien.