Este diseño de referencia muestra una arquitectura de costo optimizado que mejora la resolución de un módulo de entrada binaria. Se comparte una unidad de microcontrolador (MCU) entre dos canales de entrada (aislamiento de grupo) para minimizar el costo por canal. El amplio rango de entrada se cubre mediante un amplificador con ganancia y un convertidor analógico a digital (ADC) de 10 bits integrado en el microcontrolador (MCU) para medir con una precisión de ±3 %. Esta arquitectura elimina la necesidad de varias versiones de hardware en función del rango de tensión de entrada, como es el caso con una topología basada en optoacoplador. Para comunicar el código de convertidor analógico a digital (ADC) o la estimación cuadrática media de la entrada al procesador host, se usa un aislador digital. El diseño se ha probado para descargas electrostáticas (ESD), transferencia electrónica de fondos (EFT) y sobretensiones de acuerdo con la norma IEC61000-4 de nivel 4.
Funciones
- Precisión de medición: <±3 % en un amplio rango de entrada para entrada CA/CC mediante convertidor analógico a digital (ADC) SAR de 10 bits
- Microcontrolador (MCU) compartido entre dos canales (aislamiento de grupo) para minimizar el costo por canal con canales de entrada adicionales no asignados para un aislamiento de grupo de mayor número de canales
- Amplio rango de entrada cubierto mediante un amplificador con dos etapas de ganancia
- Elección de aislamiento básico o reforzado entre la entrada y el procesador host mediante aislador digital
- Generador de impulsos de corriente integrado (20 mA a 50 mA, 50 ms) que utiliza salida de modulación por ancho de pulsos (PWM) del microcontrolador (MCU) para eliminar la contaminación (antipulido) en los contactos de entrada binaria