Este diseño de referencia se diseñó teniendo en cuenta un sistema de imagen electrónica. Los sensores de imagen actuales imponen altas exigencias a los ADC en términos de: excelente linealidad (DNL <0.5 LSB e INL <4 LSB), alta resolución (de 12 a 18 bits), alta velocidad (hasta 20 MSPS) y alto SNR (>74 dB de SNR) para garantizar una calidad de imagen superior y la libertad de distorsión a lo largo del tiempo. Este diseño de referencia, habilitado por el amplificador de bajo ruido y alta velocidad, el amplificador diferencial completo (FDA), el ADC de alta velocidad y el LDO de bajo ruido de TI, demuestra cómo diseñar una cadena de señal analógica de alto rendimiento para digitalizar la señal de salida de píxeles en cámaras de imágenes térmicas.
Funciones
- SNR, ENOB y THD: >74 dB, 12 bits y <–84 dB
- Velocidad de muestreo: circuito de entrada optimizado para 10 MSPS o menos
- Tipo de entrada analógica: señal unipolar de un solo extremo
- No linealidad integral (INL) <1 LSB (típico) y no linealidad diferencial (DNL) <0.5 LSB (típico)
- Interfaz de datos de salida: CMOS paralelo o LVDS DDR de 1.8 V
- Consumo total de potencia del dispositivo: <80 mW