TIPD142
DAC 샘플 및 홀드 글리치 감소 레퍼런스 디자인
TIPD142
개요
DAC R-2R architectures display great performance in regards to noise and accuracy, but at a cost of large glitch area. This design focuses on the reduction of major-carry glitches that occur from code specific transitions in DAC R-2R architectures. This design reduces this glitch area, making it suitable for glitch-sensitive applications such as waveform generation.
특징
- 18-bit, 0-5 V output
- R-2R DAC with S&H Glitch Reduction Circuitry
- <0.015 %FSR total unadjusted error
- <2 LSB INL
완조립 보드는 테스팅과 성능 검증을 위해서만 개발되었으며 판매를 위한 것이 아닙니다.
설계 파일 및 제품
설계 파일
바로 사용 가능한 시스템 파일을 다운로드하여 설계 프로세스에 속도를 높여 보십시오.
제품
TI 제품을 설계 및 잠재적 대안에 포함합니다.
기술 자료
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하세요.
1개 모두 보기
| 유형 | 직함 | 최신 영어 버전 다운로드 | 날짜 | ||
|---|---|---|---|---|---|
| 사용 설명서 | Sample & Hold Glitch Reduction for Precision Outputs Design Guide | 2013. 12. 10 |