TIDEP0037

使用 TMS320C6678 處理器實作具電源效率且可擴充的 H.265/HEVC 解決方案參考設計

TIDEP0037

設計檔案

概覽

HEVC 是一種高效但需密集處理的影片標準,據稱在相同的影片畫質下,相較於 H.264/MPEG-4,可將資料壓縮率提升至兩倍。此設計展示如何使用一個或多個 TMS320C6678 裝置即時實作符合電源效率的軟 H.265/HEVC 解決方案,可跨解析度、幀率及設定檔進行調整。  此外,還包含單通道 HEVC 720p30 即時編碼器和單通道 HEVC 1080p60 即時解碼器的特定使用案例。  我們的 HEVC C66x HEVC 編碼器在相同視覺品質下,相較於 TI 的 H.264 x 編碼器可節省超過 40% 的位元率。TMS320C66x DSP 同時支援音訊和視訊編解碼器。

特點
  • TIDEP0037 參考設計經過測試,包含硬體參考 (EVM)、軟體及使用者指南。
  • 適用於高性能且具成本效益獨立開發平台的 TMDSEVM6678 EVM,其使用以 TI C66x KeyStone 多核心架構為基礎的 TMS320C6678 高性能 DSP。
  • 此設計包括電路圖、設計檔案及物料清單。
  • HEVC/H.265 編碼器和解碼器、MCSDK 框架及其他軟體封裝
  • 設計指南討論 DSP 核心和裝置之間的性能與擴充能力,以實現所需的 HEVC 配置
下載 觀看有字幕稿的影片 影片

已開發完全組裝的電路板,僅供測試與性能驗證,且為非賣品。

設計檔案與產品

設計檔案

下載立即可用的系統檔案以加速您的設計流程。

TIDUA83A.PDF (427 KB)

參考設計概觀與已驗證的性能測試資料

TIDRFT4.PDF (131 KB)

設計元件、參考指示項與製造商/零件編號的完整清單

TIDRFT6.ZIP (699 KB)

IC 元件的 3D 模型或 2D 圖所使用的檔案

TIDCAL6.ZIP (6050 KB)

包含 PCB 設計中實體電路板層相關資訊的設計檔案

TIDRFT5.ZIP (4216 KB)

產生 PCB 設計佈線圖所使用的 PCB 層圖表檔案

TIDRFT3.PDF (234 KB)

設計佈線圖與元件的詳細電路圖

TIDRFT2.PDF (1122 KB)

設計佈線圖與元件的詳細電路圖

產品

設計與潛在替代方案中包括 TI 產品。

音訊與雷達 DSP SoC

66AK2H14高效能多核心 DSP+Arm - 4x Arm A15 核心、8x C66x DSP 核心、10GbE

產品規格表: PDF | HTML
音訊與雷達 DSP SoC

66AK2H12高效能多核心 DSP+Arm - 4x Arm A15 核心、8x C66x DSP 核心

產品規格表: PDF | HTML
音訊與雷達 DSP SoC

66AK2H06高效能多核心 DSP+Arm - 2x Arm A15 核心、4x C66x DSP 核心

產品規格表: PDF | HTML
音訊與雷達 DSP SoC

TMS320C6678高效能八核心 C66x 定點和浮點 DSP - 最高 1.25GHz

產品規格表: PDF
音訊與雷達 DSP SoC

TMS320C6674高效能四核心 C66x 定點和浮點 DSP - 最高 1.25GHz

產品規格表: PDF

技術文件

star
= TI 所選的重要文件
找不到結果。請清除您的搜尋條件,然後再試一次。
檢視所有 1
重要文件 類型 標題 格式選項 下載最新的英文版本 日期
* 設計指南 Using TMS320C6678 to Implement H.265/HEVC Design Guide (Rev. A) 2015/10/19

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

以英文檢視所有論壇主題

內容係由 TI 和社群貢獻者依「現狀」提供,且不構成 TI 規範。檢視使用條款

若有關於品質、封裝或訂購 TI 產品的問題,請參閱 TI 支援