JAJSO10A January   2004  – February 2022 CD74HC595

PRODUCTION DATA  

  1. 1 特長
  2. 2 概要
  3. 3 Revision History
  4. 4 Pin Configuration and Functions
    1.     5
  5. 5 Specifications
    1. 5.1 Absolute Maximum Ratings
    2. 5.2 Recommended Operating Conditions (1)
    3. 5.3 Thermal Information
    4. 5.4 Electrical Characteristics
    5. 5.5 Timing Requirements
    6.     12
    7. 5.6 Switching Characteristics
    8. 5.7 Operating Characteristics
  6. 6 Parameter Measurement Information
  7. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Device Functional Modes
  8. 8 Power Supply Recommendations
  9. 9 Layout
    1. 9.1 Layout Guidelines
  10. 10Device and Documentation Support
    1. 10.1 Documentation Support
      1. 10.1.1 Related Documentation
    2. 10.2 Receiving Notification of Documentation Updates
    3. 10.3 サポート・リソース
    4. 10.4 Trademarks
    5. 10.5 Electrostatic Discharge Caution
    6. 10.6 Glossary
  11. 11Mechanical, Packaging, and Orderable Information

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • DB|16
  • NS|16
  • DW|16
  • N|16
  • D|16
サーマルパッド・メカニカル・データ
発注情報

2 概要

CD74HC595 は、出力レジスタおよび 3 ステート出力を備えた 8 ビット・シリアル入力パラレル出力シフト・レジスタです。

デバイス情報
部品番号 パッケージ (1) 本体サイズ (公称)
CD74HC595E PDIP (16) 19.31mm × 6.35mm
CD74HC595DW SOIC-DW (16) 10.30mm × 7.50mm
CD74HC595M SOIC-D (16) 9.90mm × 3.90mm
CD74HC595NS SO (16) 10.20mm × 5.30mm
CD74HC595SM SSOP (16) 6.20mm × 5.30mm
(1) 利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。
GUID-20211015-SS0I-66P0-J2PR-6DVV9SDRTXZD-low.gif機能ブロック図