JAJSGA1A October 2018 – December 2018 DAC43608 , DAC53608
PRODUCTION DATA.
Figure 66 に、1 つの DAC チャネルを使用して High スレッショルドと Low スレッショルドの両方を比較する例を示します。図のように、DAC チャネルごとにデュアル・コンパレータを使用します。抵抗 RA と RB からなる分圧器を使用して、信号レベルが DAC の範囲内に収まるようにします。また、抵抗 R1 と R2 のペアを High スレッショルドの係数として使い、Low スレッショルドを設定します。この構成により、1 つの DAC チャネルを使用して High スレッショルド・レベルと Low スレッショルド・レベルの両方を監視できます。次の利点を得るため、コンパレータはオープン・ドレインとする必要があります。
Figure 66 に示す回路では、信号入力が High および Low スレッショルド・レベルを超えない限り、回路の出力は HIGH のままです。どちらかのスレッショルドにかかった時点で、出力は LOW になります。Equation 3 により、DAC で設定した High スレッショルドから Low スレッショルド電圧を計算できます。
5V 電源が ±10% 以内であることを監視するために、公称値が DAC ミッドコードになるように設定することを推奨します。DACx3608 の出力範囲が 0~5V であるため、ミッドコード電圧出力は 2.5V とします。したがって、RA と RB は、比較対象電圧が 2.5V になるように選定できます。この例では、RA と RB は等しいため、どちらにも 10kΩ の抵抗を使用できます。DACx3608 の 1 つのチャネルを VTHLD-HI にプログラムする必要があります。例えば 2.5V + 5% = 2.625V。これは 10 ビットの DAC コードである (210÷5V) × 2.625V = 537.6 (0x21 Ah) に相当します。2.625V から VTHLD-LO (例:2.5V – 5% = 2.405V) を生成するため、Equation 3 を用いて、R1 と R2 の値はそれぞれ 7.5kΩ、82kΩ と計算できます。プログラマブル・ウィンドウ・コンパレータ用の疑似コードと目的の DAC 値を以下に示します。
//SYNTAX: WRITE <REGISTER NAME(Hex Code)>, <DATA>
//Power-up the device and channels
WRITE DEVICE_CONFIG(0x01), 0x0000
//Program 2.625V on channel A
WRITE DACA_DATA(0x08), 0x0868 //10-bit MSB aligned