JAJSHK1B August   2019  – January 2021 DRV8876-Q1

PRODUCTION DATA  

  1. 特長
  2. アプリケーション
  3. 概要
  4. 改訂履歴
  5. ピン構成と機能
    1.     ピン機能
  6. 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  7. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 外付け部品
      2. 7.3.2 制御モード
        1. 7.3.2.1 PH/EN 制御モード (PMODE = 論理 Low)
        2. 7.3.2.2 PWM 制御モード (PMODE = 論理 High)
        3. 7.3.2.3 独立ハーフブリッジ制御モード (PMODE = Hi-Z)
      3. 7.3.3 電流検出およびレギュレーション
        1. 7.3.3.1 電流検出
        2. 7.3.3.2 電流レギュレーション
          1. 7.3.3.2.1 固定オフ時間電流チョッピング
          2. 7.3.3.2.2 サイクル単位電流チョッピング
      4. 7.3.4 保護回路
        1. 7.3.4.1 VM 電源低電圧誤動作防止 (UVLO)
        2. 7.3.4.2 VCP チャージ・ポンプ低電圧誤動作防止 (CPUV)
        3. 7.3.4.3 OUTx の過電流保護 (OCP)
        4. 7.3.4.4 サーマル・シャットダウン (TSD)
        5. 7.3.4.5 フォルト条件のまとめ
      5. 7.3.5 ピン構造図
        1. 7.3.5.1 論理レベル入力
        2. 7.3.5.2 トライレベル入力
        3. 7.3.5.3 クワッドレベル入力
    4. 7.4 デバイスの機能モード
      1. 7.4.1 アクティブ・モード
      2. 7.4.2 低消費電力スリープ・モード
      3. 7.4.3 フォルト・モード
  8. アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 主要アプリケーション
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
          1. 8.2.1.2.1 電流検出およびレギュレーション
          2. 8.2.1.2.2 消費電力および出力電流特性
          3. 8.2.1.2.3 熱性能
            1. 8.2.1.2.3.1 定常状態熱性能
            2. 8.2.1.2.3.2 過渡熱性能
        3. 8.2.1.3 アプリケーション曲線
      2. 8.2.2 代替アプリケーション
        1. 8.2.2.1 設計要件
        2. 8.2.2.2 詳細な設計手順
          1. 8.2.2.2.1 電流検出およびレギュレーション
        3. 8.2.2.3 アプリケーション曲線
  9. 電源に関する推奨事項
    1. 9.1 バルク容量
  10. 10レイアウト
    1. 10.1 レイアウトのガイドライン
    2. 10.2 レイアウト例
      1. 10.2.1 HTSSOP のレイアウト例
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
      1. 11.1.1 関連資料
    2. 11.2 ドキュメントの更新通知を受け取る方法
    3. 11.3 コミュニティ・リソース
    4. 11.4 商標
  12. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ(パッケージ|ピン)
  • PWP|16
サーマルパッド・メカニカル・データ
発注情報

レイアウトのガイドライン

DRV887x-Q1 ファミリには、大電流を駆動できるパワー MOSFET が内蔵されているため、レイアウト設計および外付け部品の配置には細心の注意を払う必要があります。設計とレイアウトに関する指針は以下のとおりです。

  • VM - GND 間のバイパス・コンデンサ、VCP - VM 間のチャージ・ポンプ・ストレージ・コンデンサ、チャージ・ポンプ・フライング・コンデンサには、ESR の小さいセラミック・コンデンサを使用する必要があります。X5R および X7R タイプを推奨します。
  • ループ・インダクタンスを最小限に抑えるため、VM 電源とチャージ・ポンプ・コンデンサ (VCP、CPH、CPL) はデバイスにできるだけ近付けて配置する必要があります。
  • VM 電源バルク・コンデンサはセラミックまたは電解タイプとすることができますが、やはりループ・インダクタンスを最小限に抑えるため、デバイスにできるだけ近付けて配置する必要があります。
  • VM、OUT1、OUT2、PGND は電源から出力へ大電流を供給し、グランドに戻します。これらのトレースには、実現可能な場合、厚い金属配線を使用する必要があります。
  • PGND と GND は、ともに PCB のグランド・プレーンに直接接続する必要があります。互いに絶縁するようには設計されていません。
  • PCB のヒートシンクを最大限に確保するため、本デバイスのサーマル・パッドは、PCB 上層のグランド・プレーン (と、利用可能な場合、サーマル・ビアを介して内部グランド・プレーン) に取り付ける必要があります。
  • サーマル・ビアの推奨ランド・パターンは、パッケージ図面のセクションに記載しています。
  • 最適なヒートシンクを実現するために、サーマル・パッドを取り付ける銅プレーンの面積はできるだけ大きくする必要があります。