JAJSHK1B August   2019  – January 2021 DRV8876-Q1

PRODUCTION DATA  

  1. 特長
  2. アプリケーション
  3. 概要
  4. 改訂履歴
  5. ピン構成と機能
    1.     ピン機能
  6. 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  7. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 外付け部品
      2. 7.3.2 制御モード
        1. 7.3.2.1 PH/EN 制御モード (PMODE = 論理 Low)
        2. 7.3.2.2 PWM 制御モード (PMODE = 論理 High)
        3. 7.3.2.3 独立ハーフブリッジ制御モード (PMODE = Hi-Z)
      3. 7.3.3 電流検出およびレギュレーション
        1. 7.3.3.1 電流検出
        2. 7.3.3.2 電流レギュレーション
          1. 7.3.3.2.1 固定オフ時間電流チョッピング
          2. 7.3.3.2.2 サイクル単位電流チョッピング
      4. 7.3.4 保護回路
        1. 7.3.4.1 VM 電源低電圧誤動作防止 (UVLO)
        2. 7.3.4.2 VCP チャージ・ポンプ低電圧誤動作防止 (CPUV)
        3. 7.3.4.3 OUTx の過電流保護 (OCP)
        4. 7.3.4.4 サーマル・シャットダウン (TSD)
        5. 7.3.4.5 フォルト条件のまとめ
      5. 7.3.5 ピン構造図
        1. 7.3.5.1 論理レベル入力
        2. 7.3.5.2 トライレベル入力
        3. 7.3.5.3 クワッドレベル入力
    4. 7.4 デバイスの機能モード
      1. 7.4.1 アクティブ・モード
      2. 7.4.2 低消費電力スリープ・モード
      3. 7.4.3 フォルト・モード
  8. アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 主要アプリケーション
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
          1. 8.2.1.2.1 電流検出およびレギュレーション
          2. 8.2.1.2.2 消費電力および出力電流特性
          3. 8.2.1.2.3 熱性能
            1. 8.2.1.2.3.1 定常状態熱性能
            2. 8.2.1.2.3.2 過渡熱性能
        3. 8.2.1.3 アプリケーション曲線
      2. 8.2.2 代替アプリケーション
        1. 8.2.2.1 設計要件
        2. 8.2.2.2 詳細な設計手順
          1. 8.2.2.2.1 電流検出およびレギュレーション
        3. 8.2.2.3 アプリケーション曲線
  9. 電源に関する推奨事項
    1. 9.1 バルク容量
  10. 10レイアウト
    1. 10.1 レイアウトのガイドライン
    2. 10.2 レイアウト例
      1. 10.2.1 HTSSOP のレイアウト例
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
      1. 11.1.1 関連資料
    2. 11.2 ドキュメントの更新通知を受け取る方法
    3. 11.3 コミュニティ・リソース
    4. 11.4 商標
  12. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ(パッケージ|ピン)
  • PWP|16
サーマルパッド・メカニカル・データ
発注情報

電流レギュレーション

DRV887x-Q1 ファミリは、固定オフ時間またはサイクル単位の PWM 電流チョッピング方式による電流レギュレーション回路を内蔵しています。電流チョッピング方式は IMODE クワッドレベル入力で選択できます。これにより、モータ・ストール、高トルク、その他の大電流負荷イベント時に出力電流を制限できます。

IMODE レベルは、ピンをフローティング (Hi-Z) 状態にする方法、ピンを GND に接続する方法、IMODE と GND の間に抵抗を接続する方法のいずれかで設定できます。IMODE ピンの状態は、nSLEEP ピンでデバイスをイネーブルした際にラッチされます。IMODE の状態を変更するには、nSLEEP ピンを論理 Low にし、tSLEEP 時間待機して、IMODE ピンの入力を変更し、nSLEEP ピンを論理 High に戻してデバイスをイネーブルします。IMODE 入力は、過電流イベントに対するデバイスの応答を選択するためにも使用します。詳細については、「Topic Link Label7.3.4」を参照してください。

IPROPI を GND に接続し、VREF ピンの電圧を GND より高く設定することで内部電流レギュレーション機能を無効にできます (電流帰還が不要の場合)。電流帰還が必要でありかつ電流レギュレーションが不要である場合、VIPROPI が VVREF スレッショルドに到達することがないように VVREF と RIPROPI を設定します。電流レギュレーション回路を正常に動作させるには、「推奨動作条件」表に規定されている VREF ピン電圧の範囲内に VVREF が入っている必要があります。独立ハーフブリッジ制御モード (PMODE = Hi-Z) の場合、出力が独立して動作し、電流検出およびレギュレーションがハーフブリッジ間で共有されるため、内部電流レギュレーション回路は自動的にディスエーブルされます。

表 7-6 IMODE の機能
IMODE の状態IMODE の機能nFAULT
応答
電流チョッピング・モード過電流
応答
クワッドレベル 1IMODE = GND固定オフ時間自動リトライ過電流のみ
クワッドレベル 2RIMODE = 20kΩ (対 GND)サイクル単位自動リトライ電流チョッピングおよび過電流
クワッドレベル 3RIMODE = 62kΩ (対 GND)サイクル単位出力をオフにラッチ電流チョッピングおよび過電流
クワッドレベル 4IMODE = Hi-Z固定オフ時間出力をオフにラッチ過電流のみ

電流チョッピング・スレッショルド (ITRIP) は、VREF 電圧 (VVREF) と IPROPI 出力抵抗 (RIPROPI) の組み合わせにより設定されます。具体的には、内部コンパレータを使用して、外付け RIPROPI 抵抗両端の電圧降下を VVREF と比較します。

Equation3. ITRIP (A) x AIPROPI (μA/A) = VVREF (V) / RIPROPI (Ω)

たとえば、VVREF = 2.5V、RIPROPI = 1500Ω、AIPROPI = 1000μA/A の場合、ITRIP は約 1.67A となります。

ITRIP スレッショルドを超えると、IMODE 設定に従って、出力は電流チョッピング・モードに移行します。ITRIP コンパレータには、ブランキング時間 (tBLK) とグリッチ除去時間 (tDEG) があります。内部ブランキング時間は、出力切替時の電圧および電流過渡事象が電流レギュレーションに影響を与えないようにするのに役立ちます。これらの過渡現象はモータ内部のコンデンサにより発生することがあり、またはモータ端子への接続で発生することがあります。内部グリッチ除去時間により、過渡条件が電流レギュレーションを通常より早くトリガすることを防止します。過渡条件がグリッチ除去時間より長く続く場合、10nF のコンデンサを IPROPI ピンに (DRV887x-Q1 に近付けて) 接続することで、IPROPI 出力の過渡現象をフィルタ処理し、電流レギュレーションが通常より早くトリガされるのを防止できます。コンデンサの値は必要に応じて調整できますが、コンデンサの値が大きいと、電流レギュレーション回路の応答が遅くなる場合があります。

「電気的特性」表の AERR パラメータは、AIPROPI ゲインに関連する誤差です。この誤差は、IOUT 電流に加算されたオフセット誤差とゲイン誤差の複合的な影響を示しています。