JAJSB70C July   2000  – October 2018 LF198-N , LF298 , LF398-N

PRODUCTION DATA.  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
    1.     Device Images
      1.      代表的な接続
      2.      アクイジション時間
  4. 4 改訂履歴
  5. 5 概要（続き）
  6. 6 Pin Configuration and Functions
    1.     Pin Functions
  7. 7 Specifications
    1. 7.1 Absolute Maximum Ratings
    2. 7.2 Recommended Operating Conditions
    3. 7.3 Thermal Information
    4. 7.4 Electrical Characteristics, LF198-N and LF298
    5. 7.5 Electrical Characteristics, LF198A-N
    6. 7.6 Electrical Characteristics, LF398-N
    7. 7.7 Electrical Characteristics, LF398A-N (OBSOLETE)
    8. 7.8 Typical Characteristics
  8. 8 Parameter Measurement Information
    1. 8.1 TTL and CMOS 3 V ≤ VLOGIC (Hi State) ≤ 7 V
    2. 8.2 CMOS 7 V ≤ VLOGIC (Hi State) ≤ 15 V
    3. 8.3 Operational Amplifier Drive
  9. 9 Detailed Description
    1. 9.1 Overview
    2. 9.2 Functional Block Diagram
    3. 9.3 Feature Description
    4. 9.4 Device Functional Modes
  10. 10Application and Implementation
    1. 10.1 Application Information
      1. 10.1.1 Hold Capacitor
      2. 10.1.2 DC and AC Zeroing
      3. 10.1.3 Logic Rise Time
      4. 10.1.4 Sampling Dynamic Signals
      5. 10.1.5 Digital Feedthrough
    2. 10.2 Typical Applications
      1. 10.2.1  X1000 Sample and Hold
        1. 10.2.1.1 Design Requirements
        2. 10.2.1.2 Detailed Design Procedure
        3. 10.2.1.3 Application Curves
      2. 10.2.2  Sample and Difference Circuit
      3. 10.2.3  Ramp Generator With Variable Reset Level
      4. 10.2.4  Integrator With Programmable Reset Level
      5. 10.2.5  Output Holds at Average of Sampled Input
      6. 10.2.6  Increased Slew Current
      7. 10.2.7  Reset Stabilized Amplifier
      8. 10.2.8  Fast Acquisition, Low Droop Sample and Hold
      9. 10.2.9  Synchronous Correlator for Recovering Signals Below Noise Level
      10. 10.2.10 2-Channel Switch
      11. 10.2.11 DC and AC Zeroing
      12. 10.2.12 Staircase Generator
      13. 10.2.13 Differential Hold
      14. 10.2.14 Capacitor Hysteresis Compensation
  11. 11Power Supply Recommendations
  12. 12Layout
    1. 12.1 Layout Guidelines
    2. 12.2 Layout Example
  13. 13デバイスおよびドキュメントのサポート
    1. 13.1 デバイス・サポート
      1. 13.1.1 デバイスの項目表記
    2. 13.2 関連リンク
    3. 13.3 コミュニティ・リソース
    4. 13.4 商標
    5. 13.5 静電気放電に関する注意事項
    6. 13.6 Glossary
  14. 14メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

3 概要

LFx98xデバイスは、BI-FETテクノロジを使用したモノリシック・サンプル・アンド・ホールド回路であり、非常に高いDC精度、信号の高速なアクイジション、低いドループ率を実現しています。ユニティ・ゲインのフォロワとして動作し、DCゲイン精度は標準0.002%、アクイジション時間は0.01%までわずか6µsです。バイポーラ入力段を使用して、低いオフセット電圧と広い帯域幅を実現します。入力オフセットの調整は単一のピンで行われ、入力オフセットのドリフト係数は劣化しません。LFx98xは帯域幅が広いため、1MHzのオペアンプの帰還ループに含めることができ、安定性の問題も発生しません。入力インピーダンスが1010Ωであるため、ソースのインピーダンスが高くても精度が低下しません。

Pチャネル接合FETを出力アンプのバイポーラ・デバイスと組み合わせることで、1µFのホールド・コンデンサにより最低5mV/分のドループ率が得られます。JFETのノイズは、従来の設計に使用されるMOSデバイスよりもはるかに低く、高温でも不安定になりません。全体の設計から、電源電圧に等しい入力信号についても、ホールド・モードで入力から出力へのフィードスルーが発生しないことが保証されます。

製品情報(1)

型番 パッケージ 本体サイズ（公称）
LF298、LF398-N SOIC (14) 8.65mm×3.91mm
LFx98x TO-99 (8) 9.08mm×9.08mm
LF398-N PDIP (8) 9.81mm×6.35mm
  1. 利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。