JAJSO75 November   2023 MCF8329A

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. 改訂履歴
  6. ピン構成および機能
  7. 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格 (通信機器)
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報 (1 パッケージ)
    5. 6.5 電気的特性
    6. 6.6 スタンダード モードとファースト モードの SDA および SCL バスの特性
    7. 6.7 代表的な特性
  8. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  3 相 BLDC ゲート ドライバ
      2. 7.3.2  ゲート ドライブ アーキテクチャ
        1. 7.3.2.1 デッドタイムによるクロス導通の防止
      3. 7.3.3  AVDD リニア電圧レギュレータ
      4. 7.3.4  DVDD 電圧レギュレータ
        1. 7.3.4.1 AVDD から VREG への電力供給
        2. 7.3.4.2 VREG 用の外部電源
        3. 7.3.4.3 VREG 電源用外部 MOSFET
      5. 7.3.5  ローサイド電流検出アンプ
      6. 7.3.6  デバイス インターフェイス モード
        1. 7.3.6.1 インターフェイス - 制御と監視
        2. 7.3.6.2 I2C インターフェイス
      7. 7.3.7  モーター制御入力オプション
        1. 7.3.7.1 アナログ モードのモーター制御
        2. 7.3.7.2 PWM モード モーター制御
        3. 7.3.7.3 周波数モード モーター制御
        4. 7.3.7.4 I2C 方式のモーター制御
        5. 7.3.7.5 入力制御リファレンス プロファイル
          1. 7.3.7.5.1 リニア制御プロファイル
          2. 7.3.7.5.2 階段制御プロファイル
          3. 7.3.7.5.3 双方向プロファイル
        6. 7.3.7.6 プロファイラを使わない制御入力の伝達関数
      8. 7.3.8  ブートストラップ コンデンサの初期充電
      9. 7.3.9  異なる初期条件でのモーターの起動
        1. 7.3.9.1 ケース 1 – モーターが停止
        2. 7.3.9.2 ケース 2 – モーターが正方向に回転
        3. 7.3.9.3 ケース 3 – モーターが逆方向に回転
      10. 7.3.10 モーターの起動シーケンス (MSS)
        1. 7.3.10.1 初期速度検出 (ISD)
        2. 7.3.10.2 モーターの再同期化
        3. 7.3.10.3 リバース ドライブ
          1. 7.3.10.3.1 リバース ドライブ チューニング
        4. 7.3.10.4 モーター起動
          1. 7.3.10.4.1 アライン
          2. 7.3.10.4.2 ダブル・アライン
          3. 7.3.10.4.3 初期位置検出 (IPD)
            1. 7.3.10.4.3.1 IPD の動作
            2. 7.3.10.4.3.2 IPD 解放
            3. 7.3.10.4.3.3 IPD アドバンス角度
          4. 7.3.10.4.4 スロー ファースト サイクル起動
          5. 7.3.10.4.5 オープン ループ
          6. 7.3.10.4.6 オープン ループからクローズ ループへの遷移
      11. 7.3.11 閉ループ制御
        1. 7.3.11.1 閉ループ加速
        2. 7.3.11.2 速度 PI 制御
        3. 7.3.11.3 電流 PI 制御
        4. 7.3.11.4 電力ループ
        5. 7.3.11.5 変調インデックス制御
      12. 7.3.12 アンペアあたり最大トルク (MTPA) 制御
      13. 7.3.13 フラックス減衰制御
      14. 7.3.14 モーター パラメータ
        1. 7.3.14.1 モーター抵抗
        2. 7.3.14.2 モーター インダクタンス
        3. 7.3.14.3 モーター逆起電力定数
      15. 7.3.15 モーター パラメータ抽出ツール (MPET)
      16. 7.3.16 電圧サージ防止 (AVS)
      17. 7.3.17 出力 PWM スイッチング周波数
      18. 7.3.18 アクティブ ブレーキ
      19. 7.3.19 デッド タイム補償
      20. 7.3.20 電圧検出のスケーリング
      21. 7.3.21 モーター停止オプション
        1. 7.3.21.1 コースト (ハイ・インピーダンス) モード
        2. 7.3.21.2 還流モード
        3. 7.3.21.3 ローサイド ブレーキ
        4. 7.3.21.4 アクティブ・スピン・ダウン
      22. 7.3.22 FG 構成
        1. 7.3.22.1 FG 出力周波数
        2. 7.3.22.2 開ループ中の FG
        3. 7.3.22.3 モーター停止時の FG
        4. 7.3.22.4 フォルト中の FG の動作
      23. 7.3.23 DC バス電流制限
      24. 7.3.24 保護機能
        1. 7.3.24.1  PVDD 電源低電圧誤動作防止 (PVDD_UV)
        2. 7.3.24.2  AVDD パワーオン・リセット (AVDD_POR)
        3. 7.3.24.3  GVDD 低電圧誤動作防止 (GVDD_UV)
        4. 7.3.24.4  BST 低電圧誤動作防止 (BST_UV)
        5. 7.3.24.5  MOSFET VDS 過電流保護 (VDS_OCP)
        6. 7.3.24.6  VSENSE 過電流保護 (SEN_OCP)
        7. 7.3.24.7  サーマル・シャットダウン (OTSD)
        8. 7.3.24.8  ハードウェア・ロック検出電流制限 (HW_LOCK_ILIMIT)
          1. 7.3.24.8.1 HW_LOCK_ILIMIT ラッチ付きシャットダウン (HW_LOCK_ILIMIT_MODE = 00xxb)
          2. 7.3.24.8.2 HW_LOCK_ILIMIT 自動復帰 (HW_LOCK_ILIMIT_MODE = 01xxb)
          3. 7.3.24.8.3 HW_LOCK_ILIMIT 通知のみ (HW_LOCK_ILIMIT_MODE = 1000b)
          4. 7.3.24.8.4 HW_LOCK_ILIMIT 無効 (HW_LOCK_ILIMIT_MODE = 1001b~1111b)
        9. 7.3.24.9  ロック検出電流制限 (LOCK_ILIMIT)
          1. 7.3.24.9.1 LOCK_ILIMIT ラッチ付きシャットダウン (LOCK_ILIMIT_MODE = 00xxb)
          2. 7.3.24.9.2 LOCK_ILIMIT 自動復帰 (LOCK_ILIMIT_MODE = 01xxb)
          3. 7.3.24.9.3 LOCK_ILIMIT 通知のみ (LOCK_ILIMIT_MODE = 1000b)
          4. 7.3.24.9.4 LOCK_ILIMIT 無効 (LOCK_ILIMIT_MODE = 1xx1b)
        10. 7.3.24.10 モーター・ロック (MTR_LCK)
          1. 7.3.24.10.1 MTR_LCK ラッチ付きシャットダウン (MTR_LCK_MODE = 00xxb)
          2. 7.3.24.10.2 MTR_LCK 自動復帰 (MTR_LCK_MODE= 01xxb)
          3. 7.3.24.10.3 MTR_LCK 通知のみ (MTR_LCK_MODE = 1000b)
          4. 7.3.24.10.4 MTR_LCK 無効 (MTR_LCK_MODE = 1xx1b)
        11. 7.3.24.11 モーター・ロック検出
          1. 7.3.24.11.1 ロック 1:異常速度 (ABN_SPEED)
          2. 7.3.24.11.2 ロック 2:異常 BEMF (ABN_BEMF)
          3. 7.3.24.11.3 ロック 3:モーター フォルトなし (NO_MTR)
        12. 7.3.24.12 MPET フォルト
        13. 7.3.24.13 IPD フォルト
    4. 7.4 デバイスの機能モード
      1. 7.4.1 機能モード
        1. 7.4.1.1 スリープ モード
        2. 7.4.1.2 スタンバイ モード
        3. 7.4.1.3 フォルト・リセット (CLR_FLT)
    5. 7.5 外部インターフェイス
      1. 7.5.1 DRVOFF - ゲート ドライバ シャットダウン機能
      2. 7.5.2 DAC 出力
      3. 7.5.3 電流検出アンプ出力
      4. 7.5.4 発振器ソース
        1. 7.5.4.1 外部クロック・ソース
    6. 7.6 EEPROM アクセスと I2C インターフェイス
      1. 7.6.1 EEPROM アクセス
        1. 7.6.1.1 EEPROM 書き込み
        2. 7.6.1.2 EEPROM 読み出し
      2. 7.6.2 I2C シリアル・インターフェイス
        1. 7.6.2.1 I2C データ・ワード
        2. 7.6.2.2 I2C 書き込み動作
        3. 7.6.2.3 I2C 読み取り動作
        4. 7.6.2.4 I2C 通信プロトコル パケットの例
        5. 7.6.2.5 内部バッファ
        6. 7.6.2.6 CRC バイト計算
    7. 7.7 EEPROM (不揮発性) レジスタ・マップ
      1. 7.7.1 Algorithm_Configuration レジスタ
      2. 7.7.2 Internal_Algorithm_Configuration レジスタ
      3. 7.7.3 Hardware_Configuration レジスタ
      4. 7.7.4 Fault_Configuration レジスタ
    8. 7.8 RAM (揮発性) レジスタ・マップ
      1. 7.8.1 Fault_Status レジスタ
      2. 7.8.2 Algorithm_Control レジスタ
      3. 7.8.3 System_Status レジスタ
      4. 7.8.4 Device_Control レジスタ
      5. 7.8.5 Algorithm_Variables レジスタ
  9. アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 詳細な設計手順
      2. 8.2.2 ブートストラップ・コンデンサと GVDD コンデンサの選択
      3. 8.2.3 VREG 電源用外部 MOSFET の選択
      4. 8.2.4 ゲート駆動電流
      5. 8.2.5 ゲート抵抗の選択
      6.      大電力設計におけるシステムの考慮事項
      7. 8.2.6 コンデンサの電圧定格
      8. 8.2.7 外部出力段部品
      9. 8.2.8 アプリケーション曲線
        1. 8.2.8.1 モータ起動
        2.       高速 (1.8kHz) 動作
        3.       アクティブ ブレーキによる迅速な減速
        4. 8.2.8.2 デッド タイム補償
  10. 電源に関する推奨事項
    1. 9.1 バルク容量
  11. 10レイアウト
    1. 10.1 レイアウトのガイドライン
    2. 10.2 レイアウト例
    3. 10.3 熱に関する注意事項
      1. 10.3.1 消費電力
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
      1. 11.1.1 関連資料
    2. 11.2 サポート・リソース
    3. 11.3 商標
    4. 11.4 静電気放電に関する注意事項
    5. 11.5 用語集
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

Hardware_Configuration レジスタ

Hardware_Configuration レジスタのメモリマップされたレジスタを、表 7-34 に示します。表 7-34 に記載されていないレジスタ オフセット アドレスは、すべて予約済みと見なされます。これらのレジスタの内容を変更してはいけません。

表 7-34 HARDWARE_CONFIGURATION レジスタ
オフセット略称レジスタ名セクション
A4hPIN_CONFIGハードウェア ピン設定セクション 7.7.3.1
A6hDEVICE_CONFIG1デバイス設定 1セクション 7.7.3.2
A8hDEVICE_CONFIG2デバイス設定 2セクション 7.7.3.3
AAhPERI_CONFIG1ペリフェラル設定 1セクション 7.7.3.4
AChGD_CONFIG1ゲート ドライバ設定 1セクション 7.7.3.5
AEhGD_CONFIG2ゲート ドライバ設定 2セクション 7.7.3.6

表の小さなセルに収まるように、複雑なビット アクセス タイプを記号で表記しています。表 7-35 に、このセクションでアクセス タイプに使用しているコードを示します。

表 7-35 Hardware_Configuration のアクセス タイプ コード
アクセス タイプコード説明
読み取りタイプ
RR読み取り
書き込みタイプ
WW書き込み
リセットまたはデフォルト値
-n リセット後の値またはデフォルト値

7.7.3.1 PIN_CONFIG レジスタ (オフセット = A4h) [リセット = 00000000h]

PIN_CONFIG を表 7-36 に示します。

概略表に戻ります。

ハードウェア ピンを設定するためのレジスタ

表 7-36 PIN_CONFIG レジスタのフィールドの説明
ビットフィールドタイプリセット説明
31PARITYR/W0hパリティ ビット
30-28FLUX_WEAKENING_CURRENT_RATIOR/W0hフラックス減衰電流リファレンスの最大値 (ILIMIT の %)
0h = 循環制限のみを適用
1h = 80%
2h = 70%
3h = 60%
4h = 50%
5h = 40%
6h = 30%
7h = 20%
27VdcFilterDisableR/W0hVdc フィルタの無効化
0h = Vdc フィルタを有効化
1h = Vdc フィルタを無効化
26-22LEAD_ANGLER/W0h進角 (度)
0~15 = 1 × ビット値
15~31 = 2 × (ビット値 - 15) + 15
21-11MAX_POWERR/W0h最大電力 (W)
0~1023 = 1 × ビット値
1024~2047 = 2 × (ビット値 - 1024) + 1024
10-9FG_IDLE_CONFIGR/W0h停止時の FG の設定
0h = FG_CONFIG の条件で、FG は継続し、終了状態は未定義 (コースト中に FG を定義)
1h = FG はハイ インピーダンス (外部からプルアップされる。)
2h = FG は Low にプルされる。
3h = FG はハイ インピーダンス (外部からプルアップされる。)
8-7FG_FAULT_CONFIGR/W0hフォルト時の FG 信号の動作
0h = FG はハイ インピーダンス (外部からプルアップされる。)
1h = FG はハイ インピーダンス (外部からプルアップされる。)
2h = FG は Low にプルされる。
3h = FG_CONFIG が 1 の場合、FG_BEMF_THR によって設定された BEMF スレッショルドを BEMF が下回るまで、FG はアクティブ
6予約済みR/W0h予約済み
5BRAKE_PIN_MODER/W0hブレーキ ピン モード
0h = ローサイド ブレーキ
1h = 予約済み
4予約済みR/W0h予約済み
3-2BRAKE_INPUTR/W0hブレーキ ピンのオーバーライド
0h = ハードウェア ピンとしての BRAKE
1h = BRAKE_PIN_MODE に従って、ピンとブレーキをオーバーライド
2h = ピンをオーバーライドし、ブレーキ / アラインをオーバーライドしない
3h = ハードウェア ピンとしての BRAKE
1-0SPEED_MODER/W0hSPEED ピンによるリファレンス コマンド モードの設定
0h = アナログ モード
1h = SPEED 入力ピンのデューティ サイクルによる制御
2h = レジスタ オーバーライド モード
3h = SSPEED 入力ピンの周波数による制御

7.7.3.2 DEVICE_CONFIG1 レジスタ (オフセット = A6h) [リセット = 00000000h]

DEVICE_CONFIG1 を表 7-37 に示します。

概略表に戻ります。

デバイスを設定するためのレジスタ

表 7-37 DEVICE_CONFIG1 レジスタ フィールドの説明
ビットフィールドタイプリセット説明
31PARITYR/W0hパリティ ビット
30MTPA_ENR/W0hアンペアあたり最大トルク (MTPA) 動作を有効化
0h = MTPA を無効化
1h = MTPA を有効化
29-28DAC_SOX_ANA_CONFIGR/W0hピン 33 の設定
0h = DACOUT
1h = CSA_OUT
2h = ANA_ON_PIN
3h = CSA_OUT
27予約済みR/W0h予約済み
26-20I2C_SLAVE_ADDRR/W0hI2C スレーブ アドレス
19-5RESERVEDR/W0h予約済み
4~3SLEW_RATE_I2C_PINSR/W0hI2C ピンのスルーレート制御
0h = 4.8mA
1h = 3.9mA
2h = 1.86mA
3h = 30.8mA
2PULLUP_ENABLER/W0hnFault および FG ピンの内部プルアップ イネーブル
0h = 無効化
1h = 有効化
1-0BUS_VOLTR/W0h最大 DC バス電圧の設定 (V)
0h = 15V
1h = 30V
2h = 60V
3h = 未定義

7.7.3.3 DEVICE_CONFIG2 レジスタ (オフセット = A8h) [リセット = 00000000h]

DEVICE_CONFIG2 を表 7-38 に示します。

概略表に戻ります。

デバイスを設定するためのレジスタ

表 7-38 DEVICE_CONFIG2 レジスタ フィールドの説明
ビットフィールドタイプリセット説明
31PARITYR/W0hパリティ ビット
30-16INPUT_MAXIMUM_FREQR/W0h「SPEED 入力ピンの周波数による制御」を使った制御モードの SPEED ピンの入力周波数 (100% デューティ サイクルに対応)
入力デューティ サイクル = 入力周波数 / INPUT_MAXIMUM_FREQ
15-14SLEEP_ENTRY_TIMER/W0hSLEEP_ENTRY_TIME の間、入力ソースが継続的にスリープ開始スレッショルド以下に維持されると、本デバイスはスリープ モードに移行します。
0h = SPEED ピンが 50µs の間 Low にとどまると、スリープに移行
1h = SPEED ピンが 200µs の間 Low にとどまると、スリープに移行
2h = SPEED ピンが 20ms の間 Low にとどまると、スリープに移行
3h = SPEED ピンが 200ms の間 Low にとどまると、スリープに移行
13予約済みR/W0h予約済み
12DYNAMIC_VOLTAGE_GAIN_ENR/W0hあらゆる電圧レベルで最適な電圧分解能が得られるように、電圧ゲインを 1ms のレートで調整する機能
0h = 動的電圧ゲインを無効化
1h = 動的電圧ゲインを有効化
11DEV_MODER/W0hデバイス モード選択
0h = スタンバイ モード
1h = スリープ モード
10-9CLK_SELR/W0hクロック ソース
0h = 内部発振器
1h = N/A
2h = N/A
3h = 外部クロック入力
8EXT_CLK_ENR/W0h外部クロック モード イネーブル
0h = 無効化
1h = 有効化
7-5EXT_CLK_CONFIGR/W0h外部クロックの設定
0h = 8kHz
1h = 16kHz
2h = 32kHz
3h = 64kHz
4h = 128kHz
5h = 256kHz
6h = 512kHz
7h = 1024kHz
4EXT_WD_ENR/W0h外部ウォッチドッグ イネーブル
0h = 無効化
1h = 有効化
3-2EXT_WD_CONFIGR/W0hI2C モードでの外部ウォッチドッグの設定
0h = 1s
1h = 2s
2h = 5s
3h = 10s
1予約済みR/W0h予約済み
0EXT_WD_FAULT_MODER/W0h外部ウォッチドッグのフォルト モード
0h = 通知のみ
1h = ハイ インピーダンスでラッチ

7.7.3.4 PERI_CONFIG1 レジスタ (オフセット = AAh) [リセット = 40000000h]

PERI_CONFIG1 を表 7-39 に示します。

概略表に戻ります。

ペリフェラル 1 へのレジスタ

表 7-39 PERI_CONFIG1 レジスタ フィールドの説明
ビットフィールドタイプリセット説明
31PARITYR/W0hパリティ ビット
30SPREAD_SPECTRUM_MODULATION_DISR/W1hスペクトラム拡散変調の無効化
0h = SSM を有効化
1h = SSM を無効化
29-26DIG_DEAD_TIMER/W0hデッド タイム
0h = 0
1h = 50ns
2h = 100ns
3h = 150ns
4h = 200ns
5h = 250ns
6h = 300ns
7h = 350ns
8h = 400ns
9h = 450ns
Ah = 500ns
Bh = 600ns
Ch = 700ns
Dh = 800ns
Eh = 900ns
Fh = 1000ns
25-22BUS_CURRENT_LIMITR/W0hバス電流制限 (BASE_CURRENT の %)
0h = 5%
1h = 10%
2h = 15%
3h = 20%
4h = 25%
5h = 30%
6h = 40%
7h = 50%
8h = 60%
9h = 65%
Ah = 70%
Bh = 75%
Ch = 80%
Dh = 85%
Eh = 90%
Fh = 95%
21BUS_CURRENT_LIMIT_ENABLER/W0hバス電流制限イネーブル
0h = 無効化
1h = 有効化
20-19DIR_INPUTR/W0hDIR ピンのオーバーライド
0h = ハードウェア ピンとしての DIR
1h = 時計回り (OUTA-OUTB-OUTC) で DIR ピンをオーバーライド
2h = 反時計回り (OUTA-OUTC-OUTB) で DIR ピンをオーバーライド
3h = ハードウェア ピンとしての DIR
18DIR_CHANGE_MODER/W0hDIR ピン ステータスの変更に対する応答
0h = DIR の変化を検出すると、モーター停止オプションと ISD ルーチンに従う。
1h = モーターを駆動し続けながら、リバース ドライブによって方向を変える。
17予約済みR/W0h予約済み
16-13ACTIVE_BRAKE_SPEED_DELTA_LIMIT_ENTRYR/W0hアクティブ ブレーキ状態に入るための速度リファレンス差 (MAX_SPEED の %)
0h = 2.5%
1h = 5%
2h = 10%
3h = 15%
4h = 20%
5h = 25%
6h = 30%
7h = 35%
8h = 40%
9h = 45%
Ah = 50%
Bh = 60%
Ch = 70%
Dh = 80%
Eh = 90%
Fh = 100%
12-10ACTIVE_BRAKE_MOD_INDEX_LIMITR/W0hその値を下回るとアクティブ ブレーキが作動する変調インデックス
0h = 0%
1h = 40%
2h = 50%
3h = 60%
4h = 70%
5h = 80%
6h = 90%
7h = 100%
9SPD_RANGE_SELECTR/W0hSPEED/WAKE ピン PWM 入力周波数選択
0h = 325Hz~100kHz の速度 PWM 入力
1h = 10Hz~325Hz の速度 PWM 入力
8予約済みR/W0h予約済み
7-6FLUX_WEAKENING_REFERENCER/W0hフラックス減衰モードでトラッキングされる変調インデックス リファレンス
0h = 70%
1h = 80%
2h = 90%
3h = 95%
5-4CTRL_MODER/W0h制御モード
0h = 速度制御
1h = 電力制御
2h = 電流制御
3h = 変調インデックス制御
3-0SALIENCY_PERCENTAGER/W0h((Lq-Ld) × 100)/(4 × (Lq+Ld)) で計算される突極率

7.7.3.5 GD_CONFIG1 レジスタ (オフセット = ACh) [リセット = 00000000h]

GD_CONFIG1 を 表 7-40 に示します。

概略表に戻ります。

ゲート ドライバ設定 1 を設定するためのレジスタ

表 7-40 GD_CONFIG1 レジスタ フィールドの説明
ビットフィールドタイプリセット説明
31PARITYR/W0hパリティ ビット
30-26RESERVEDR/W0h予約済み
25-24BST_CHRG_TIMER/W0hブートストラップ コンデンサの充電時間
0h = 0ms
1h = 3ms
2h = 6ms
3h = 12ms
23SNS_FLT_MODER/W0h過電流フォルト検出モード
0h = ラッチ モード
1h = tLCK_RETRY 後にリトライ
22VDS_FLT_MODER/W0hVDS 過電流フォルト モード
0h = ラッチ モード
1h = tLCK_RETRY 後にリトライ
21BST_UV_MODER/W0hBST 低電圧フォルト モード
0h = ラッチ モード
1h = tLCK_RETRY 後にリトライ
20GVDD_UV_MODER/W0hGVDD 低電圧フォルト モード
0h = ラッチ モード
1h = tLCK_RETRY 後にリトライ
19予約済みR/W0h予約済み
18予約済みR/W0h予約済み
17予約済みR/W0h予約済み
16DIS_BST_FLTR/W0hBST フォルトの無効化
0h = BST フォルトを有効化
1h = BST フォルトを無効化
15OTS_AUTO_RECOVERYR/W0hOTS 自動復帰
0h = OTS はフォルトをラッチ
1h = OTS は自動復帰
14-10RESERVEDR/W0h予約済み
9DIS_SNS_FLTR/W0h検出フォルトの無効化
0h = SNS OCP フォルトを有効化
1h = SNS OCP フォルトを無効化
8DIS_VDS_FLTR/W0hVDS フォルトの無効化
0h = VDS フォルトを有効化
1h = VDS フォルトを無効化
7予約済みR/W0h予約済み
6-3SEL_VDS_LVLR/W0hVDS_OCP レベル選択
0h = 0.06 V
1h = 0.12 V
2h = 0.18 V
3h = 0.24 V
4h = 0.3 V
5h = 0.36 V
6h = 0.42 V
7h = 0.48 V
8h = 0.6 V
9h = 0.8 V
Ah = 1.0 V
Bh = 1.2 V
Ch = 1.4 V
Dh = 1.6 V
Eh = 1.8 V
Fh = 2.0 V
2予約済みR/W0h予約済み
1-0CSA_GAINR/W0h電流検出アンプ (CSA) ゲイン
0h = 5 V/V
1h = 10 V/V
2h = 20 V/V
3h = 40 V/V

7.7.3.6 GD_CONFIG2 レジスタ (オフセット = AEh) [リセット = 00000000h]

GD_CONFIG2 を 表 7-41 に示します。

概略表に戻ります。

ゲート ドライバ設定 2 を設定するためのレジスタ

表 7-41 GD_CONFIG2 レジスタ フィールドの説明
ビットフィールドタイプリセット説明
31PARITYR/W0hパリティ ビット
30-15RESERVEDR/W0h予約済み
14-0BASE_CURRENTR/W0hゲイン設定に基づいて計算されたベース電流 (15 ビット値)
ベース電流 (A) = 1.5 / (RSENSE × CSA_GAIN)
BASE_CURRENT = ベース電流 (A) × 32768 / 1200
例:15A の場合、15 × 32768 / 1200 を入力