JAJSO75 November   2023 MCF8329A

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 改訂履歴
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格 (通信機器)
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報 (1 パッケージ)
    5. 6.5 電気的特性
    6. 6.6 スタンダード モードとファースト モードの SDA および SCL バスの特性
    7. 6.7 代表的な特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  3 相 BLDC ゲート ドライバ
      2. 7.3.2  ゲート ドライブ アーキテクチャ
        1. 7.3.2.1 デッドタイムによるクロス導通の防止
      3. 7.3.3  AVDD リニア電圧レギュレータ
      4. 7.3.4  DVDD 電圧レギュレータ
        1. 7.3.4.1 AVDD から VREG への電力供給
        2. 7.3.4.2 VREG 用の外部電源
        3. 7.3.4.3 VREG 電源用外部 MOSFET
      5. 7.3.5  ローサイド電流検出アンプ
      6. 7.3.6  デバイス インターフェイス モード
        1. 7.3.6.1 インターフェイス - 制御と監視
        2. 7.3.6.2 I2C インターフェイス
      7. 7.3.7  モーター制御入力オプション
        1. 7.3.7.1 アナログ モードのモーター制御
        2. 7.3.7.2 PWM モード モーター制御
        3. 7.3.7.3 周波数モード モーター制御
        4. 7.3.7.4 I2C 方式のモーター制御
        5. 7.3.7.5 入力制御リファレンス プロファイル
          1. 7.3.7.5.1 リニア制御プロファイル
          2. 7.3.7.5.2 階段制御プロファイル
          3. 7.3.7.5.3 双方向プロファイル
        6. 7.3.7.6 プロファイラを使わない制御入力の伝達関数
      8. 7.3.8  ブートストラップ コンデンサの初期充電
      9. 7.3.9  異なる初期条件でのモーターの起動
        1. 7.3.9.1 ケース 1 – モーターが停止
        2. 7.3.9.2 ケース 2 – モーターが正方向に回転
        3. 7.3.9.3 ケース 3 – モーターが逆方向に回転
      10. 7.3.10 モーターの起動シーケンス (MSS)
        1. 7.3.10.1 初期速度検出 (ISD)
        2. 7.3.10.2 モーターの再同期化
        3. 7.3.10.3 リバース ドライブ
          1. 7.3.10.3.1 リバース ドライブ チューニング
        4. 7.3.10.4 モーター起動
          1. 7.3.10.4.1 アライン
          2. 7.3.10.4.2 ダブル・アライン
          3. 7.3.10.4.3 初期位置検出 (IPD)
            1. 7.3.10.4.3.1 IPD の動作
            2. 7.3.10.4.3.2 IPD 解放
            3. 7.3.10.4.3.3 IPD アドバンス角度
          4. 7.3.10.4.4 スロー ファースト サイクル起動
          5. 7.3.10.4.5 オープン ループ
          6. 7.3.10.4.6 オープン ループからクローズ ループへの遷移
      11. 7.3.11 閉ループ制御
        1. 7.3.11.1 閉ループ加速
        2. 7.3.11.2 速度 PI 制御
        3. 7.3.11.3 電流 PI 制御
        4. 7.3.11.4 電力ループ
        5. 7.3.11.5 変調インデックス制御
      12. 7.3.12 アンペアあたり最大トルク (MTPA) 制御
      13. 7.3.13 フラックス減衰制御
      14. 7.3.14 モーター パラメータ
        1. 7.3.14.1 モーター抵抗
        2. 7.3.14.2 モーター インダクタンス
        3. 7.3.14.3 モーター逆起電力定数
      15. 7.3.15 モーター パラメータ抽出ツール (MPET)
      16. 7.3.16 電圧サージ防止 (AVS)
      17. 7.3.17 出力 PWM スイッチング周波数
      18. 7.3.18 アクティブ ブレーキ
      19. 7.3.19 デッド タイム補償
      20. 7.3.20 電圧検出のスケーリング
      21. 7.3.21 モーター停止オプション
        1. 7.3.21.1 コースト (ハイ・インピーダンス) モード
        2. 7.3.21.2 還流モード
        3. 7.3.21.3 ローサイド ブレーキ
        4. 7.3.21.4 アクティブ・スピン・ダウン
      22. 7.3.22 FG 構成
        1. 7.3.22.1 FG 出力周波数
        2. 7.3.22.2 開ループ中の FG
        3. 7.3.22.3 モーター停止時の FG
        4. 7.3.22.4 フォルト中の FG の動作
      23. 7.3.23 DC バス電流制限
      24. 7.3.24 保護機能
        1. 7.3.24.1  PVDD 電源低電圧誤動作防止 (PVDD_UV)
        2. 7.3.24.2  AVDD パワーオン・リセット (AVDD_POR)
        3. 7.3.24.3  GVDD 低電圧誤動作防止 (GVDD_UV)
        4. 7.3.24.4  BST 低電圧誤動作防止 (BST_UV)
        5. 7.3.24.5  MOSFET VDS 過電流保護 (VDS_OCP)
        6. 7.3.24.6  VSENSE 過電流保護 (SEN_OCP)
        7. 7.3.24.7  サーマル・シャットダウン (OTSD)
        8. 7.3.24.8  ハードウェア・ロック検出電流制限 (HW_LOCK_ILIMIT)
          1. 7.3.24.8.1 HW_LOCK_ILIMIT ラッチ付きシャットダウン (HW_LOCK_ILIMIT_MODE = 00xxb)
          2. 7.3.24.8.2 HW_LOCK_ILIMIT 自動復帰 (HW_LOCK_ILIMIT_MODE = 01xxb)
          3. 7.3.24.8.3 HW_LOCK_ILIMIT 通知のみ (HW_LOCK_ILIMIT_MODE = 1000b)
          4. 7.3.24.8.4 HW_LOCK_ILIMIT 無効 (HW_LOCK_ILIMIT_MODE = 1001b～1111b)
        9. 7.3.24.9  ロック検出電流制限 (LOCK_ILIMIT)
          1. 7.3.24.9.1 LOCK_ILIMIT ラッチ付きシャットダウン (LOCK_ILIMIT_MODE = 00xxb)
          2. 7.3.24.9.2 LOCK_ILIMIT 自動復帰 (LOCK_ILIMIT_MODE = 01xxb)
          3. 7.3.24.9.3 LOCK_ILIMIT 通知のみ (LOCK_ILIMIT_MODE = 1000b)
          4. 7.3.24.9.4 LOCK_ILIMIT 無効 (LOCK_ILIMIT_MODE = 1xx1b)
        10. 7.3.24.10 モーター・ロック (MTR_LCK)
          1. 7.3.24.10.1 MTR_LCK ラッチ付きシャットダウン (MTR_LCK_MODE = 00xxb)
          2. 7.3.24.10.2 MTR_LCK 自動復帰 (MTR_LCK_MODE= 01xxb)
          3. 7.3.24.10.3 MTR_LCK 通知のみ (MTR_LCK_MODE = 1000b)
          4. 7.3.24.10.4 MTR_LCK 無効 (MTR_LCK_MODE = 1xx1b)
        11. 7.3.24.11 モーター・ロック検出
          1. 7.3.24.11.1 ロック 1：異常速度 (ABN_SPEED)
          2. 7.3.24.11.2 ロック 2：異常 BEMF (ABN_BEMF)
          3. 7.3.24.11.3 ロック 3：モーター フォルトなし (NO_MTR)
        12. 7.3.24.12 MPET フォルト
        13. 7.3.24.13 IPD フォルト
    4. 7.4 デバイスの機能モード
      1. 7.4.1 機能モード
        1. 7.4.1.1 スリープ モード
        2. 7.4.1.2 スタンバイ モード
        3. 7.4.1.3 フォルト・リセット (CLR_FLT)
    5. 7.5 外部インターフェイス
      1. 7.5.1 DRVOFF - ゲート ドライバ シャットダウン機能
      2. 7.5.2 DAC 出力
      3. 7.5.3 電流検出アンプ出力
      4. 7.5.4 発振器ソース
        1. 7.5.4.1 外部クロック・ソース
    6. 7.6 EEPROM アクセスと I2C インターフェイス
      1. 7.6.1 EEPROM アクセス
        1. 7.6.1.1 EEPROM 書き込み
        2. 7.6.1.2 EEPROM 読み出し
      2. 7.6.2 I2C シリアル・インターフェイス
        1. 7.6.2.1 I2C データ・ワード
        2. 7.6.2.2 I2C 書き込み動作
        3. 7.6.2.3 I2C 読み取り動作
        4. 7.6.2.4 I2C 通信プロトコル パケットの例
        5. 7.6.2.5 内部バッファ
        6. 7.6.2.6 CRC バイト計算
    7. 7.7 EEPROM (不揮発性) レジスタ・マップ
      1. 7.7.1 Algorithm_Configuration レジスタ
      2. 7.7.2 Internal_Algorithm_Configuration レジスタ
      3. 7.7.3 Hardware_Configuration レジスタ
      4. 7.7.4 Fault_Configuration レジスタ
    8. 7.8 RAM (揮発性) レジスタ・マップ
      1. 7.8.1 Fault_Status レジスタ
      2. 7.8.2 Algorithm_Control レジスタ
      3. 7.8.3 System_Status レジスタ
      4. 7.8.4 Device_Control レジスタ
      5. 7.8.5 Algorithm_Variables レジスタ
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 詳細な設計手順
      2. 8.2.2 ブートストラップ・コンデンサと GVDD コンデンサの選択
      3. 8.2.3 VREG 電源用外部 MOSFET の選択
      4. 8.2.4 ゲート駆動電流
      5. 8.2.5 ゲート抵抗の選択
      6.      大電力設計におけるシステムの考慮事項
      7. 8.2.6 コンデンサの電圧定格
      8. 8.2.7 外部出力段部品
      9. 8.2.8 アプリケーション曲線
        1. 8.2.8.1 モータ起動
        2.       高速 (1.8kHz) 動作
        3.       アクティブ ブレーキによる迅速な減速
        4. 8.2.8.2 デッド タイム補償
  10. 9 電源に関する推奨事項
    1. 9.1 バルク容量
  11. 10レイアウト
    1. 10.1 レイアウトのガイドライン
    2. 10.2 レイアウト例
    3. 10.3 熱に関する注意事項
      1. 10.3.1 消費電力
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
      1. 11.1.1 関連資料
    2. 11.2 サポート・リソース
    3. 11.3 商標
    4. 11.4 静電気放電に関する注意事項
    5. 11.5 用語集
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.3.24 保護機能

MCF8329A は、モーター ロック、PVDD 低電圧、AVDD 低電圧、GVDD 低電圧、ブートストラップ低電圧、過熱、過電流イベントを含む多くのフォルト イベントに対して保護されます。表 7-5 に、各種のフォルトの応答、復帰モード、ゲート ドライバのステータス、通知方法を示します。

注:
  1. 次の動作につながるフォルトと通知のみのフォルト (ラッチまたはリトライ) は常に nFAULT ピンで (ロジック Low として) 通知されます。
  2. 複数のフォルトが発生した場合の優先順位は、ラッチ > より長いリトライ時間のフォルト > より短いリトライ時間のフォルト > 通知のみのフォルトです。たとえば、ラッチ フォルトとリトライ フォルトが同時に発生した場合、ユーザーが CLR_FLT に 1b を書き込むことでクリア フォルト コマンドを発行するまで、または電源を入れ直すまで、本デバイスはフォルト モードにラッチされたままとどまります。リトライ時間の異なる 2 つのリトライ フォルトが同時に発生した場合、本デバイスはより長い (遅い) 方のリトライ時間が経過した後にのみリトライを行います。
  3. 復帰とは、フォルト条件が解消された後のゲート ドライバの状態のみを指します。自動とは、フォルト条件が解消されてから、リトライ時間が経過したときに、本デバイスが自動的に復帰すること (ゲート ドライバ出力、したがって外部 FET がアクティブになること) を指します。ラッチとは、(CLR_FLT ビットに「1b」を書き込むことで、または電源を入れ直すことで、) フォルト条件がクリアされるのを本デバイスが待機していることを指します。
  4. GVDD 低電圧、BST 低電圧、VDS OCP、SENSE OCP フォルトは、nFAULT ピンで (ロジック Low として) 通知されるまで、フォルト応答 (外部 FET をハイ インピーダンスにするため、ゲート ドライバ出力を Low にプル) の後、最大 200ms を要することがあります。
  5. ラッチ フォルトは、(I2C 経由で) CLR_FLT コマンドを発行してから、クリアされるのに最大 200ms を要することがあります。
  6. (I2C 経由の) CLR_FLT コマンドを使用すると、ラッチ、リトライ、自動復帰フォルトを含め、すべてのフォルトをクリアできます。
表 7-5 フォルト動作および応答
フォルト 条件 設定 通知 ゲート ドライバ ロジック 復帰
PVDD 低電圧
(PVDD_UV)		 VPVDD < VPVDD_UV — nFAULT ディセーブル ディセーブル 自動：
VPVDD > VPVDD_UV
AVDD POR
(AVDD_POR)		 VAVDD < VAVDD_POR — nFAULT ディセーブル ディセーブル 自動：
VAVDD > VAVDD_POR
GVDD 低電圧
(GVDD_UV)		 VGVDD < VGVDD_UV GVDD_UV_MODE = 0b nFAULT および GATE_DRIVER_FAULT_STATUS レジスタ Low に設定 2 アクティブ ラッチ：
CLR_FLT
GVDD_UV_MODE = 1b nFAULT および GATE_DRIVER_FAULT_STATUS レジスタ Low に設定 2 アクティブ リトライ：
tLCK_RETRY
BSTx 低電圧
(BST_UV)		 VBSTx - VSHx < VBST_UV

DIS_BST_FLT = 0b

BST_UV_MODE = 0b

 nFAULT および GATE_DRIVER_FAULT_STATUS レジスタ Low に設定 2 アクティブ ラッチ：
CLR_FLT

DIS_BST_FLT = 0b

BST_UV_MODE = 1b

 nFAULT および GATE_DRIVER_FAULT_STATUS レジスタ Low に設定 2 アクティブ リトライ：
tLCK_RETRY
VDS 過電流
(VDS_OCP)		 VDS > VSEL_VDS_LVL

DIS_VDS_FLT = 0b

VDS_FLT_MODE = 0b

 nFAULT および GATE_DRIVER_FAULT_STATUS レジスタ Low に設定 2 アクティブ ラッチ：
CLR_FLT

DIS_VDS_FLT = 0b

VDS_FLT_MODE = 1b

 nFAULT および GATE_DRIVER_FAULT_STATUS レジスタ Low に設定 2 アクティブ リトライ：
tLCK_RETRY
VSENSE 過電流
(SEN_OCP) VSENSE 過電流
(SEN_OCP)		 VSP > VSENSE_LVL

DIS_SNS_FLT = 0b

SNS_FLT_MODE = 0b

 nFAULT および GATE_DRIVER_FAULT_STATUS レジスタ Low に設定 2 アクティブ ラッチ：
CLR_FLT

DIS_SNS_FLT = 0b

SNS_FLT_MODE = 1b

 nFAULT および GATE_DRIVER_FAULT_STATUS レジスタ Low に設定 2 アクティブ リトライ：
tLCK_RETRY
3 モーター ロック
(MTR_LCK)		 モーター ロック：異常速度、モーターなしロック、異常な BEMF MTR_LCK_MODE = 0000b または 0001b nFAULT および CONTROLLER_FAULT_STATUS レジスタ Low に設定 2 (MOSFET はハイ インピーダンス) アクティブ ラッチ：
CLR_FLT
MTR_LCK_MODE = 0010b または 0011b nFAULT および CONTROLLER_FAULT_STATUS レジスタ ローサイド ブレーキ ロジック アクティブ ラッチ：
CLR_FLT
MTR_LCK_MODE = 0100b または 0101b nFAULT および CONTROLLER_FAULT_STATUS レジスタ Low に設定 2 (MOSFET はハイ インピーダンス) アクティブ リトライ：
tLCK_RETRY
MTR_LCK_MODE = 0110b または 0111b nFAULT および CONTROLLER_FAULT_STATUS レジスタ ローサイド ブレーキ ロジック アクティブ リトライ：
tLCK_RETRY
MTR_LCK_MODE = 1000b nFAULT および CONTROLLER_FAULT_STATUS レジスタ アクティブ アクティブ 何も起こらない
MTR_LCK_MODE = 1001b～1111b なし アクティブ アクティブ 何も起こらない
ハードウェア ロック検出電流制限
(HW_LOCK_ILIMIT)
位相電流 > HW_LOCK_ILIMIT HW_LOCK_ILIMIT_MODE = 0000b または 0001b nFAULT および CONTROLLER_FAULT_STATUS レジスタ Low に設定 2 (MOSFET はハイ インピーダンス) アクティブ ラッチ：
CLR_FLT
HW_LOCK_ILIMIT_MODE = 0010b または 0011b nFAULT および CONTROLLER_FAULT_STATUS レジスタ ローサイド ブレーキ ロジック アクティブ ラッチ：
CLR_FLT
HW_LOCK_ILIMIT_MODE = 0100b または 0101b nFAULT および CONTROLLER_FAULT_STATUS レジスタ Low に設定 2 (MOSFET はハイ インピーダンス) アクティブ リトライ：
tLCK_RETRY
HW_LOCK_ILIMIT_MODE = 0110b または 0111b nFAULT および CONTROLLER_FAULT_STATUS レジスタ ローサイド ブレーキ ロジック アクティブ リトライ：
tLCK_RETRY
HW_LOCK_ILIMIT_MODE = 1000b nFAULT および CONTROLLER_FAULT_STATUS レジスタ アクティブ アクティブ 何も起こらない
HW_LOCK_ILIMIT_MODE = 1001b～1111b なし アクティブ アクティブ 何も起こらない
ADC によるロック検出電流制限
(LOCK_ILIMIT)
位相電流 > LOCK_ILIMIT LOCK_ILIMIT_MODE = 0000b または 0001b nFAULT および CONTROLLER_FAULT_STATUS レジスタ Low に設定 2 (MOSFET はハイ インピーダンス) アクティブ ラッチ：
CLR_FLT
LOCK_ILIMIT_MODE = 0010b または 0011b nFAULT および CONTROLLER_FAULT_STATUS レジスタ ローサイド ブレーキ ロジック アクティブ ラッチ：
CLR_FLT
LOCK_ILIMIT_MODE = 0100b または 0101b nFAULT および CONTROLLER_FAULT_STATUS レジスタ Low に設定 2 (MOSFET はハイ インピーダンス) アクティブ リトライ：
tLCK_RETRY
LOCK_ILIMIT_MODE = 0110b または 0111b nFAULT および CONTROLLER_FAULT_STATUS レジスタ ローサイド ブレーキ ロジック アクティブ リトライ：
tLCK_RETRY
LOCK_ILIMIT_MODE = 1000b nFAULT および CONTROLLER_FAULT_STATUS レジスタ アクティブ アクティブ 何も起こらない
LOCK_ILIMIT_MODE = 1001b～1111b なし アクティブ アクティブ 何も起こらない
IPD タイムアウト フォルト
(IPD_T1_FAULT)		 IPD 時間 > 約 500ms、IPD 電流増加または低減中 IPD_TIMEOUT_FAULT_EN = 0b - アクティブ アクティブ 何も起こらない
IPD_TIMEOUT_FAULT_EN = 1b nFAULT および CONTROLLER_FAULT_STATUS レジスタ Low に設定 2 (MOSFET はハイ インピーダンス) アクティブ リトライ：
tLCK_RETRY
IPD 周波数フォルト
(IPD_FREQ_FAULT)		 前の IPD の電流減衰前の IPD パルス IPD_FREQ_FAULT_EN = 0b - アクティブ アクティブ 何も起こらない
IPD_FREQ_FAULT_EN = 1b nFAULT および CONTROLLER_FAULT_STATUS レジスタ Low に設定 2 (MOSFET はハイ インピーダンス) アクティブ リトライ：
tLCK_RETRY
MPET 逆起電力フォルト
(MPET_BEMF_FAULT)		 モーターの逆起電力 < STAT_DETECT_THR MPET_CMD = 1 または
MPET_KE = 1		 nFAULT および CONTROLLER_FAULT_STATUS レジスタ ハイ インピーダンス アクティブ ラッチ：
CLR_FLT
最大 VPVDD (過電圧) フォルト MAX_VM_MOTOR ≠ 000b の場合、VPVDD > MAX_VM_MOTOR MAX_VM_MODE = 0b nFAULT および CONTROLLER_FAULT_STATUS レジスタ Low に設定 2 (MOSFET はハイ インピーダンス) アクティブ ラッチ：
CLR_FLT
MAX_VM_MODE = 1b nFAULT および CONTROLLER_FAULT_STATUS レジスタ Low に設定 2 (MOSFET はハイ インピーダンス) アクティブ 自動：
(VVM < MAX_VM_MOTOR - VM_UV_OV_HYS) V
最小 VPVDD (低電圧) フォルト MIN_VM_MOTOR ≠ 000b の場合、VPVDD < MIN_VM_MOTOR MIN_VM_MODE = 0b nFAULT および CONTROLLER_FAULT_STATUS レジスタ Low に設定 2 (MOSFET はハイ インピーダンス) アクティブ ラッチ：
CLR_FLT
MIN_VM_MODE = 1b nFAULT および CONTROLLER_FAULT_STATUS レジスタ Low に設定 2 (MOSFET はハイ インピーダンス) アクティブ 自動：
(VVM > MIN_VM_MOTOR + VM_UV_OV_HYS) V
バス電流制限 IVM > BUS_CURRENT_LIMIT BUS_CURRENT_LIMIT_ENABLE = 1b nFAULT および CONTROLLER_FAULT_STATUS レジスタ アクティブ：DC バス電流を制限するため、モーターの速度 / 電力 / 電流が制限されます。 アクティブ 自動：IVM < BUS_CURRENT_LIMIT になると、制限は解消されます。
電流ループの飽和 VVM が小さいことによる電流ループ飽和を示します。 SATURION_FLAGS_EN = 1b nFAULT および CONTROLLER_FAULT_STATUS レジスタ アクティブ：モーターの速度 / 電力 / 電流がリファレンスに達していない場合があります。 アクティブ 自動：飽和を脱すると、モーターはリファレンス動作点に達します。
速度 / 電力ループの飽和 VVM が小さいこと、ILIMIT 設定が小さいことなどによる速度 / 電力ループの飽和を示します。 SATURION_FLAGS_EN = 1b nFAULT および CONTROLLER_FAULT_STATUS レジスタ アクティブ：モーターの速度 / 電力がリファレンスに達していない場合があります。 アクティブ 自動：飽和を脱すると、モーターはリファレンス動作点に達します。
外部ウォッチドッグ フォルト ウォッチドッグ ティックルの間隔 > EXT_WD_CONFIG EXT_WD_EN = 1b
EXT_WD_FAULT = 0b		 nFAULT および CONTROLLER_FA ULT_STATUS レジスタ アクティブ アクティブ 何も起こらない
EXT_WD_EN = 1b
EXT_WD_FAULT = 1b		 nFAULT および CONTROLLER_FA ULT_STATUS レジスタ Low に設定 2 アクティブ ラッチ：
CLR_FLT
サーマル シャットダウン
(TSD)		 TJ > TTSD OTS_AUTO_RECOVERY = 0b nFAULT および GATE_DRIVER_FAULT_STATUS レジスタ Low に設定 2 アクティブ ラッチ：
CLR_FLT
OTS_AUTO_RECOVERY = 1b nFAULT および GATE_DRIVER_FAULT_STATUS レジスタ Low に設定 2 アクティブ 自動：
TJ < TOTSD – THYS
  1. 無効化：GLx はパッシブ プルダウン、GHx はセミアクティブ プルダウン
  2. Low に設定：GHx と GLx はゲート ドライバによってアクティブに Low にプルされます。
注: nFAULT ピン、CONTROLLER_FAULT_STATUS レジスタ、GATE_DRIVER_FAULT_STATUS レジスタでのすべてのフォルト通知には最大 200ms のレイテンシがあります。