JAJSQ47I october   1995  – april 2023 SN54AHC240 , SN74AHC240

PRODMIX  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 Revision History
  6. 5 Pin Configuration and Functions
  7. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Switching Characteristics, VCC = 3.3 V ±0.3 V
    7. 6.7 Switching Characteristics, VCC = 5 V ±0.5 V
    8. 6.8 Noise Characteristics
    9. 6.9 Operating Characteristics
  8. 7 Parameter Measurement Information
  9. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Device Functional Modes
  10. 9 Application and Implementation
    1. 9.1 Power Supply Recommendations
    2. 9.2 Layout
      1. 9.2.1 Layout Guidelines
        1. 9.2.1.1 Layout Example
  11. 10Device and Documentation Support
    1. 10.1 Documentation Support
      1. 10.1.1 Related Documentation
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 Trademarks
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11Mechanical, Packaging, and Orderable Information

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • NS|20
  • N|20
  • DW|20
  • PW|20
サーマルパッド・メカニカル・データ
発注情報

3 説明

これらのオクタル・バッファ / ドライバは、3 ステート・メモリ・アドレス・ドライバ、クロック・ドライバ、バス用レシーバ / トランスミッタの性能と密度を向上することに特化して設計されています。
パッケージ情報(1)
部品番号 パッケージ 本体サイズ (公称)
SN54AHC240 J (CDIP、20) 24.2mm × 6.92mm
W (CFP、20) 13.09mm × 6.92mm
FK (LCCC、20) 8.89mm × 8.89mm
SN74AHC240 N (PDIP、20) 24.33mm × 6.35mm
DW (SOIC、20) 12.8mm × 7.5mm
NS (SOP、20) 12.6mm × 5.30mm
PW (TSSOP、20) 6.5mm × 4.40mm
(1) 利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。
GUID-E15E0B2F-5840-4EF8-A956-0EB94A1B423C-low.gif論理図 (正論理)