JAJSEJ2J December   1997  – January 2018 SN74CBTLV3253

PRODUCTION DATA.  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
    1.     Device Images
      1.      ロジック図 (正論理)
  4. 4 改訂履歴
  5. 5 Pin Configuration and Functions
    1.     Pin Functions
  6. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Switching Characteristics
    7. 6.7 Typical Characteristics
  7. 7 Parameter Measurement Information
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
    4. 8.4 Device Functional Modes
  9. 9 Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Application
      1. 9.2.1 Design Requirements
      2. 9.2.2 Detailed Design Procedure
      3. 9.2.3 Application Curve
  10. 10Power Supply Recommendations
  11. 11Layout
    1. 11.1 Layout Guidelines
    2. 11.2 Layout Example
  12. 12デバイスおよびドキュメントのサポート
    1. 12.1 ドキュメントのサポート
      1. 12.1.1 関連資料
    2. 12.2 コミュニティ・リソース
    3. 12.3 商標
    4. 12.4 静電気放電に関する注意事項
    5. 12.5 Glossary
  13. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • PW|16
  • DBQ|16
  • RGY|16
  • D|16
  • DGV|16
サーマルパッド・メカニカル・データ
発注情報

5 Pin Configuration and Functions

D, DBQ, DGV, or PW Package
16-Pin SOIC, SSOP, TVSOP, or TSSOP
Top View
SN74CBTLV3253 pinout1_scds039.gif
RGY Package
16-Pin VQFN
Top View
SN74CBTLV3253 pinout2_scds039.gif

Pin Functions

PIN I/O DESCRIPTION
NAME NO.
1OE 1 I Output Enable 1 Active-Low
S1 2 I Select Pin 1
1B4 3 I/O Channel 1 I/O 4
1B3 4 I/O Channel 1 I/O 3
1B2 5 I/O Channel 1 I/O 2
1B1 6 I/O Channel 1 I/O 1
1A 7 I/O Channel 1 common
GND 8 — Ground
2A 9 I/O Channel 2 common
2B1 10 I/O Channel 2 I/O 1
2B2 11 I/O Channel 2 I/O 2
2B3 12 I/O Channel 2 I/O 3
2B4 13 I/O Channel 2 I/O 4
S0 14 I Select Pin 0
2OE 15 I Output Enable 2 Active-Low
VCC 16 — Power