JAJSFC1C April   2005  – September 2021 SN74CBTU4411

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 Revision History
  5. 5 Pin Configuration and Functions
  6. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Switching Characteristics
    7. 6.7 Typical Characteristic
  7. 7 Parameter Measurement Information
    1. 7.1 Enable and Disable Times
    2. 7.2 Skew and Propagation Delay Times
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
    4. 8.4 Device Functional Modes
  9. 9 Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Application
      1. 9.2.1 Design Requirements
      2. 9.2.2 Detailed Design Procedure
      3. 9.2.3 Application Curve
  10. 10Power Supply Recommendations
  11. 11Layout
    1. 11.1 Layout Guidelines
    2. 11.2 Layout Example
  12. 12Device and Documentation Support
    1. 12.1 Documentation Support
      1. 12.1.1 Related Documentation
    2. 12.2 Receiving Notification of Documentation Updates
    3. 12.3 サポート・リソース
    4. 12.4 Trademarks
  13. 13Electrostatic Discharge Caution
  14. 14Glossary
  15. 15Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

3 概要

SN74CBTU4411 は、広帯域、SSTL_18 準拠、オン抵抗 (ron) の低い FET マルチプレクサ / デマルチプレクサです。内蔵されたチャージ・ポンプを使用してパス・トランジスタのゲート電圧を上げることにより、低く平坦な ron を実現します。Ron が低く平坦であるため、伝搬遅延を最小限に抑えることができ、データ入出力 (I/O) ポートでのレール・ツー・レール信号処理をサポートします。また、データ I/O 容量が非常に小さいことから、容量性負荷およびデータバスでの信号歪みも最小限に抑えることができます。オン抵抗および I/O 容量のマッチングにより、差動および立ち上がり / 立ち下がりエッジのスキューは極めて小さくなります。このため、このデバイスは DDR-II アプリケーションで優れた性能を発揮します。

製品情報(1)
部品番号 パッケージ 本体サイズ
SN74CBTU4411ZST NFBGA (72) 7.00mm × 7.00mm
(1) 利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。
GUID-C9E6E521-8A4F-4BAF-9B91-57CF960E8E33-low.gif
ポート H0～H9 に該当
ポート D0～D9 に該当
r3＋ron (M3)＝400Ω (標準値)
EN はスイッチに印加される内部イネーブル信号
概略回路図、各FETスイッチ(SW1)
GUID-5ACBFA35-354F-4FB7-9A70-5602001E8815-low.gif
EN_DQS1、EN_DQS2、EN1、EN2はスイッチに印加される内部イネーブル信号
r4 + ron (M4)＝1kΩ (標準値)
r5 + ron (M5)＝400Ω (標準値)
r6 + ron (M6) ＝2.3kΩ (標準値)
概略回路図、各FETスイッチ(SW2)