JAJSPB0A November   2022  – August 2023 TCAL9539-Q1

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. 改訂履歴
  6. ピン構成および機能
  7. 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
    7. 6.7 I2C バス・タイミング要件
    8. 6.8 スイッチング特性
    9. 6.9 代表的特性
  8. パラメータ測定情報
  9. 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 I/O ポート
      2. 8.3.2 調整可能な出力駆動強度
      3. 8.3.3 割り込み出力 (INT)
      4. 8.3.4 リセット入力 (RESET)
      5. 8.3.5 ソフトウェア・リセット呼び出し
    4. 8.4 デバイスの機能モード
      1. 8.4.1 パワーオン・リセット
    5. 8.5 プログラミング
      1. 8.5.1 I2C インターフェイス
    6. 8.6 レジスタ・マップ
      1. 8.6.1 デバイス・アドレス
      2. 8.6.2 制御レジスタとコマンド・バイト
      3. 8.6.3 レジスタの説明
      4. 8.6.4 バス・トランザクション
        1. 8.6.4.1 書き込み
        2. 8.6.4.2 読み取り
  10. アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1 I/O で LED を制御する場合の ICC 最小化
      3. 9.2.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
      1. 9.3.1 パワーオン・リセットの要件
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントの更新通知を受け取る方法
    2. 10.2 サポート・リソース
    3. 10.3 商標
    4. 10.4 静電気放電に関する注意事項
    5. 10.5 用語集
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ(パッケージ|ピン)
  • RTW|24
サーマルパッド・メカニカル・データ
発注情報

パワーオン・リセットの要件

グリッチやデータ破損が発生した場合、パワーオン・リセット機能を使用して TCAL9539-Q1 をデフォルト状態にリセットできます。パワーオン・リセットを実行するには、デバイスを完全にリセットするためにパワー・サイクルを完了させる必要があります。このリセットは、アプリケーションでデバイスの電源を初めてオンにしたときにも発生します。

図 9-6 および 図 9-7 に、2 種類のパワーオン・リセットを示します。

GUID-336074CE-FC27-401A-90F5-B53F76557D1B-low.gif図 9-6 V は 0.2V を下回るまで低下するか、または 0V になり、その後増加します
GUID-76E75F59-7D3A-466F-ADE3-6C85437954DC-low.gif図 9-7 V は POR スレッショルドを下回るまで低下し、その後上昇して戻ります

表 9-2 に、両方のタイプのパワーオン・リセットについて、TCAL9539-Q1 のパワーオン・リセット機能の性能を規定します。

表 9-2 推奨される電源シーケンシングとランプ・レート
パラメータ(1)(2) 最小値 標準値 最大値 単位
tFT 立ち下がりレート 図 9-6 を参照 0.1 2000 ms
tRT 立ち上がりレート 図 9-6 を参照 0.1 2000 ms
tTRR_GND 再ランプ時間 (VCC が GND まで低下する場合) 図 9-6 を参照 1 μs
tTRR_POR50 再ランプ時間 (VCC が VPOR_MIN - 50mV まで低下する場合) 図 9-7 を参照 1 μs
VCC_GH V にグリッチが発生することはあるが、V = 1μs のときに機能が途絶しないレベル 図 9-8 を参照 1.0 V
tGW V = 0.5 x VCCx のときに、機能が途絶しないグリッチ幅 図 9-8 を参照 10 μs
VPORF VCC 立ち下がり時の POR の電圧トリップ・ポイント 0.6 V
VPORR V CC 立ち上がり時の POR の電圧トリップ・ポイント 1.0 V
TA = 25℃ (特に記述のない限り)。
未テスト。設計により規定されています。

電源のグリッチは、このデバイスのパワーオン・リセット性能にも影響を及ぼす可能性があります。グリッチ幅 (VCC_GW) と高さ (VCC_GH) は互いに依存します。バイパス容量、ソース・インピーダンス、デバイス・インピーダンスは、パワーオン・リセット性能に影響を及ぼす要因です。これらの仕様を測定する方法の詳細については、図 9-8表 9-2 を参照してください。

GUID-DC1AAB80-A7B0-4E1F-9784-52649EFE7945-low.gif図 9-8 グリッチ幅とグリッチ高さ

VPOR は、パワーオン・リセットに不可欠です。VPOR は、リセット条件が解放され、すべてのレジスタと I2C/SMBus ステート・マシンがデフォルト状態に初期化される電圧レベルです。VPOR の値は、0 に低下するか、または 0 から低下した V に応じて変わります。図 9-9表 9-2 で、この仕様の詳細について説明します。

GUID-F2DF777F-2BD9-4D56-948C-DE93BEF68FF6-low.gif図 9-9 VPOR