JAJSPB0A November   2022  – August 2023 TCAL9539-Q1

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. 改訂履歴
  6. ピン構成および機能
  7. 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
    7. 6.7 I2C バス・タイミング要件
    8. 6.8 スイッチング特性
    9. 6.9 代表的特性
  8. パラメータ測定情報
  9. 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 I/O ポート
      2. 8.3.2 調整可能な出力駆動強度
      3. 8.3.3 割り込み出力 (INT)
      4. 8.3.4 リセット入力 (RESET)
      5. 8.3.5 ソフトウェア・リセット呼び出し
    4. 8.4 デバイスの機能モード
      1. 8.4.1 パワーオン・リセット
    5. 8.5 プログラミング
      1. 8.5.1 I2C インターフェイス
    6. 8.6 レジスタ・マップ
      1. 8.6.1 デバイス・アドレス
      2. 8.6.2 制御レジスタとコマンド・バイト
      3. 8.6.3 レジスタの説明
      4. 8.6.4 バス・トランザクション
        1. 8.6.4.1 書き込み
        2. 8.6.4.2 読み取り
  10. アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1 I/O で LED を制御する場合の ICC 最小化
      3. 9.2.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
      1. 9.3.1 パワーオン・リセットの要件
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントの更新通知を受け取る方法
    2. 10.2 サポート・リソース
    3. 10.3 商標
    4. 10.4 静電気放電に関する注意事項
    5. 10.5 用語集
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ(パッケージ|ピン)
  • RTW|24
サーマルパッド・メカニカル・データ
発注情報

概要

TCAL9539-Q1 デバイスは、2 ライン双方向 I2C バス (または SMBus) プロトコル用の汎用パラレル入出力 (I/O) 拡張機能を備えており、1.08V~3.6V のVCC で動作するように設計されています。

このデバイスは、100kHz (スタンダード・モード)、400kHz (ファスト・モード)、1MHz (ファスト・モード・プラス) の I2C クロック周波数をサポートしています。TCAL9539-Q1 をはじめとする I/O エクスパンダは、スイッチ、センサ、プッシュ・ボタン、LED、ファンなどに I/O を追加する必要がある場合に、簡単なソリューションとして使用できます。

TCAL9539-Q1 には、速度、消費電力、EMI に関して I/O 性能を向上させる追加機能を備えた Agile I/O ポートがあります。追加機能として、プログラム可能な出力駆動強度、プログラム可能なプルアップおよびプルダウン抵抗、ラッチ可能な入力、マスク可能な割り込み、割り込みステータス・レジスタ、プログラム可能なオープン・ドレインまたはプッシュプル出力があります。

パッケージ情報
部品番号 パッケージ(1) パッケージ・サイズ(2)
TCAL9539-Q1 WQFN (24) 4mm × 4mm
利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。
パッケージ・サイズ (長さ×幅) は公称値であり、該当する場合はピンも含まれます。
GUID-20220613-SS0I-ZHK4-J98L-7S80QPXLTDPG-low.svg概略回路図