JAJSF33C August   2017  – February 2023 THS3491

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 Revision History
  5. 5 Device Comparison Table
  6. 6 Pin Configuration and Functions
  7. 7 Bare Die Information
  8. 8 Specifications
    1. 8.1 Absolute Maximum Ratings
    2. 8.2 ESD Ratings
    3. 8.3 Recommended Operating Conditions
    4. 8.4 Thermal Information
    5. 8.5 Electrical Characteristics: VS = ±15 V
    6. 8.6 Electrical Characteristics: VS = ±7.5 V
    7. 8.7 Typical Characteristics: ±15 V
    8. 8.8 Typical Characteristics: ±7.5 V
  9. 9 Detailed Description
    1. 9.1 Overview
    2. 9.2 Functional Block Diagram
    3. 9.3 Feature Description
      1. 9.3.1 Power-Down (PD) Pin
      2. 9.3.2 Power-Down Reference (REF) Pin
      3. 9.3.3 Internal Junction Temperature Sense (TJ_SENSE) Pin
    4. 9.4 Device Functional Modes
      1. 9.4.1 Wideband Noninverting Operation
      2. 9.4.2 Wideband, Inverting Operation
      3. 9.4.3 Single-Supply Operation
      4. 9.4.4 Maximum Recommended Output Voltage
  10. 10Application and Implementation
    1. 10.1 Application Information
      1. 10.1.1 Driving Capacitive Loads
      2. 10.1.2 Video Distribution
    2. 10.2 Typical Application
      1. 10.2.1 Design Requirements
      2. 10.2.2 Detailed Design Procedure
      3. 10.2.3 Application Curves
    3. 10.3 Power Supply Recommendations
    4. 10.4 Layout
      1. 10.4.1 Layout Guidelines
        1. 10.4.1.1 PowerPAD™ Integrated Circuit Package Design Considerations (DDA Package Only)
          1. 10.4.1.1.1 PowerPAD™ Integrated Circuit Package Layout Considerations
          2. 10.4.1.1.2 Power Dissipation and Thermal Considerations
      2. 10.4.2 Layout Example
  11. 11Device and Documentation Support
    1. 11.1 Documentation Support
      1. 11.1.1 Related Documentation
    2. 11.2 ドキュメントの更新通知を受け取る方法
    3. 11.3 サポート・リソース
    4. 11.4 Trademarks
    5. 11.5 静電気放電に関する注意事項
    6. 11.6 用語集
  12. 12Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

3 概要

THS3491 電流帰還アンプ (CFA) は、100Ω 負荷時に DC～100MHz 超の動作周波数により、高出力レベルで歪みを最小限に抑える必要があるアプリケーションにおいて、かつてないレベルの性能を実現します。仕様ではゲインは 5V/V ですが、この電流帰還設計により、広いゲイン範囲にわたって帯域幅と歪みがほぼ一定に維持されます。

8000V/µs のスルーレートにより、要求の厳しい負荷に 10VPP の出力を提供し、100MHz まで歪みを小さく抑えることができます。900MHz の小信号帯域幅により、10V ステップで 1.5% 未満の低オーバーシュートと、1.3ns 未満の立ち上がり/立ち下がり時間を実現します。500mA を上回るピーク出力電流駆動により、高速信号で重い容量性負荷を駆動できます。

VQFN-16 (RGT) パッケージを使用した新規設計では、歪みを最小限に抑えることができる一方、8 ピンの HSOIC (DDA) パッケージ (PowerPAD™ 搭載) は既存の THS3091 設計または THS3095 設計をアップグレードします。THS3491 は出力ヘッドルームが小さく、THS3091 や THS3095 に比べて、同じ ±15V 電源でも出力振幅が大きくなります。

パッケージ情報(1)(2)
部品番号 パッケージ 本体サイズ (公称)
THS3491 RGT (VQFN、16) 3.00mm × 3.00mm
DDA (HSOIC、8) 4.89mm × 3.90mm
製品情報
部品番号 パッケージ ダイ・サイズ (公称)
THS3491 ベア・ダイ 1.02mm × 1.06mm
(1) 利用可能なすべてのパッケージについては、データシートの末尾にあるパッケージ・オプションについての付録を参照してください。
(2) デバイス比較表を参照してください。
GUID-1B7FB283-1F10-4FFB-99D9-CA59C849C3D9-low.gif標準的な任意波形発生器の出力駆動回路
GUID-AF50A262-A394-478D-8AEC-DE81EACFBF10-low.gif高調波歪みと周波数との関係